PL111247B1 - Calculator system - Google Patents

Description

Przedmiotem wynalazku jest uklad kalkulatora majacy zastosowanie zwlaszcza w urzadzeniach po¬ miarowych.W obecnie konstruowanych urzadzeniach pomia¬ rowych wymagajacych takze realizacji funkcji arytmetycznych stosuje sie uklady arytmometrów zbudowane ze specjalnych ukladów arytmetyczno- -logicznych o duzej szybkosci dzialania. W wielu urzadzeniach pomiarowych czas wykonywania obli¬ czen nie jest najistotniejszymi parametrem, a ukla¬ dy te sa skomplikowane, trudne i kosztowne w rea¬ lizacji i konserwacji!.Celem wynalazku jest usuniecie tych niedogod¬ nosci przez zastosowanie w ukladach arytmometrów urzadzen pomiarowych tanszych i prostszych w re¬ alizacji ukladów arytmetycznych kalkulatorów ste¬ rowanych reczna klawiatura.Istota ukladu kalkulatora jest zasilanie dodatnie odniesione do masy elektrycznej urzadzenia, a syg¬ naly informacji wejsciowej poprzez rezystory przy¬ kladane sa do baz tranzystorów, których zwarte emitery poprzez rezystor dolaczone sa do zródla zasilania, a kolektory polaczone z liniami wejscio¬ wymi ukladu arytmetycznego. Wyjscia informacji cyfrowej ukladu arytmetycznego poprzez dzielniki rezystywne sa podlaczone do wejsc funktorów sta¬ nowiacych elementy ukladów monolitycznych TTL serii niskopradowej.W kalkulatorach sterowanych reczna klawiatura wprowadzenie informacji uzyskuje sie przez zwar¬ lo 15 30 cie odpowiednich linii wejsciowych, wyprowadze¬ nie informacji odbywa sie w systemie szeregowym przystosowanym do niejednoczesnego pobudzania wskazników.W ukladzie wedlug wynalazku wprowadza sie informacje w postaci sygnalu elektrycznego po¬ przez zastosowanie kluczy pólprzewodnikowych oraz przetworzenie rozkladu informacji wyjsciowej na rozklad równolegly przy jednoczesnym umozli¬ wieniu wspólpracy ukladu arytmetycznego z ukla¬ dami scalonymi monolitycznymi TTL.Przedmiot wynalazku w przykladzie wykonania przedstawiony jest ma zalaczonym rysunku, na któ¬ rym jest schemat ukladu.Uklad arytmetyczny 17 posiada zasilanie dodat¬ nie Uz odniesione do masy elektrycznej urzadzenia.Sygnaly wejsciowe 1, —, 8 sa przykladane poprzez rezystory do baz tranzystorów 9, — 16, których emitery sa zwarte i poprzez rezystor podlaczone do napiecia zasilania Uz, a kolektory polaczone sa z liniami wejsciowymi .ukladu 17. Uklad arytme¬ tyczny jest sterowany sygnalem taktujacym z ge¬ neratora 18. Wyjscia informacji cyfrowej ukladu poprzez dzielniki rezystywne sa podlaczone do wejsc funktorów 19, —, 25, stanowiacych elementy ukladów monolitycznych TTL serii niskopradowej.Uklad dekodera 27 przetwarza kod informacji wyj¬ sciowej ukladu arytmetycznego na kod binarno- ^dziesietny. Wyjscia dekodera 27 polaczone sa z wejsciami rejestru 29. Przyporzadkowanie imfor- 111 247111 247 macji odpowiedniej komórce rejestru zapewnia ge¬ nerator adresu 26 sterowany sygnalem taktujacym generatora 18 i synchronizowany przebiegiem z wyjscia kontrolnego 28 ukladu arytmetyczne¬ go17. 5 Zastrzezenie patentowe Uklad kalkulatora w urzadzeniach pomiarowych wykorzystujacy uklad arytmetyczny stosowany nor- io malnde w kalkulatorach sterowanych reczna klawia¬ tura, znamienny tym, ze posiada zasilanie dodatnie odniesione do masy elektrycznej urzadzenia, a syg¬ naly informacji wejsciowej (1, —, 8) poprzez rezy¬ story przykladane sa do baz tranzystorów (9, —, 16), których zwarte emitery poprzez rezystor dolaczone sa do zródla zasilania, a kolektory polaczone z li¬ niami wejsciowymi ukladu (17), zas wyjscia infor¬ macji cyfrowej ukladu (17) poprzez dzielniki rezy¬ stywne sa podlaczone do wejsc fuinktorów (19, —, 25) stanowiacych elementy ukladów monolitycz¬ nych TTL serii niskopradowej.ZGK Oddz. 2 Chorzów, zam. 6286/81 — 120 egz.Cena 45 zl PL

Claims (2)

1. Zastrzezenie patentowe Uklad kalkulatora w urzadzeniach pomiarowych wykorzystujacy uklad arytmetyczny stosowany nor- io malnde w kalkulatorach sterowanych reczna klawia¬ tura, znamienny tym, ze posiada zasilanie dodatnie odniesione do masy elektrycznej urzadzenia, a syg¬ naly informacji wejsciowej (1, —, 8) poprzez rezy¬ story przykladane sa do baz tranzystorów (9, —, 16), których zwarte emitery poprzez rezystor dolaczone sa do zródla zasilania, a kolektory polaczone z li¬ niami wejsciowymi ukladu (17), zas wyjscia infor¬ macji cyfrowej ukladu (17) poprzez dzielniki rezy¬ stywne sa podlaczone do wejsc fuinktorów (19, —, 25) stanowiacych elementy ukladów monolitycz¬ nych TTL serii niskopradowej. ZGK Oddz.

2. Chorzów, zam. 6286/81 — 120 egz. Cena 45 zl PL