Opis patentowy opublikowano: 31.03.1982 113060 Int. Cl'.* H03K 1/00 H03K 5/00 CZYTELNIA] Urzedu PotentOWFQO 1 PlUirlj lzeC'Vtft, t| Lu^GKtj 1 Twórcy wynalazku: Jerzy Hahn, Witold Cakala Uprawniony z patentu: Zaklad Urzadzen do Montazu Podzespolów Elek¬ tronicznych „Unitra-Cemi", Szczytno (Polska) Generator stanów logicznych Dziedzina techniki. Przedmiotem 'wynalazku jest generator impulsów logicznych sluzacy do wymuszania w dowolnym punkcie elektrycznej sieci cyfrowej, przez pewien okreslony czas,, stanu logicznego przeciwnego do stanu aktualnie panujacego w tym punkcie.Stan techniki. Podczas uruchamiania lub na¬ prawy ukladów cyfrowych czesto istnieje koniecz¬ nosc wymuszenia w okreslonym punkcie sieci cyfrowej stanu logicznego przeciwnego do ist¬ niejacego. W przypadku, gdy do takiego punktu dolaczone jest oprócz wejsc takze wyjscie ukla¬ du cyfrowego, wymuszenie takiego stanu przy pomocy zwyklych generatorów impulsowych jest klopotliwe ze wzgledu na niedostosowanie wyjsc generatorów do takich warunków pracy. Tra¬ dycyjne metody polegajace na odlaczaniu wejsc od wyjsc ukladów sa nieefektywne. Problem ten znakomicie rozwiazuje specjalnie przystosowany do tego celu generator pojedynczych impulsów, produkowany przez firme Hewlett-fPackard, chroniony paitentem USA nr 3 78(1689.Przyrzad skonstruowany jest w nastepujacy sposób: do wyjscia przerzutnika sterowanego za pomoca przelacznika recznego dolaczony jest pier¬ wszy obwód formujacy. Sygnal wyjsciowy z pier¬ wszego obwodu formujacego podawany jest rów¬ nolegle na wejscie drugiego obwodu formujace¬ go i na wzmacniacze separujace. Obwody for¬ mujace sa identyczne i wytwarzaja impulsy ze¬ ra logicznego o takich samych parametrach prze¬ suniete wzgledem siebie w czasie tak, ze impuls z drugiego obwodu formujacego pojawia sie bez¬ posrednio po wzmocnionym impulsie z pier- 5 wszego obwodu formujacego. Tak przygotowane impulsy steruja dwoma identycznymi dwustop¬ niowymi wzmacniaczami wyjsciowymi, których wspólny wezel poprzez uklad RC dolaczony je-t do wyjscia generatora. Po nacisnieciu recznego 10 przycisku przyrzad generuje sekwencje sta logicznych „zero — jeden", a dzieki malejrezy- stancji wyjsciowej pozwala na wymuszenie w dowolnym punkcie sieci stanu logicznego prze¬ ciwnego do istniejacego. Generator wyposazony 15 jest w uklad zasilania z ochrona przed przecia¬ zeniem lub odwróceniem napiecia zasilania.Istota wynalazku. Opracowanie wynalazku nra- lo na celu uproszczenie ukladu wzmacniaczy wyj¬ sciowych. Okazalo sie to mozliwe dzieki zastoso¬ waniu odimiennego rozwiazania obwodów formu¬ jacych impulsy w ukladach generujacych jedy¬ nke logiczna i zero logiczne. Generator stanów lo¬ gicznych wedlug wynalazku zawiera uklad zasi¬ lania chroniacy pozostale uklady przed przecia¬ zeniem lub odwróceniem napiecia zasilania,, prze- rzuftntk sterowany recznym mikroprzelacznikiem oraz uklady generujace jedynke logiczna i zero logiczne. Uklad generujacy zero logiczne utwo¬ rzony jest z bramki NAiND, której wejscia pola- 3Q czone sa poprzez kondensator z tym wyjsciem 20 25 113 060przerzutnika, które po przelaczeniu mikroprze- laczmdka zmienia stan logiczny z jedynki na ze¬ ro. Wyjscie to zwane jest dalej wyjsciem Q.Wyjscie wspomnianej bramki steruje Jednosto- pniowyim wzmacniaczem odwracajacym faze im¬ pulsu. Uklad generujacy jedynke logiczna rów¬ niez zakonczony jest wzmacniaczem jednostop- niowym odwracajacym faze impulsu i sterowany jest z wyjscia kolejnej bramki NAiND. Jedno wejscie tej braimki polaczone jest ipoprzez drugi kondensator z wyjsciem Q przerzutnika, nato¬ miast drugie wejscie laczy sie poprzez rezystor z masa ukladu oraz poprzez trzeci kondensator z. drugim, wejsciem przerzutnika. Wartoscia ele- 4 ihentów RiC sa tak dobrane, aby w stanie spo¬ czynkowym na drugim wejsciu tej bramki pano¬ wal stan logiczny zero a stala czasowa obwodu-- utworzonego z rezystora i drugiego kondensatora byla^wiaksza sd .stalej, czasowej obwodu,_}rt6ry tworzy drugi kondensator z wewnetrzna rezy¬ stancja bramki. Ponadto drugi kondensator po¬ siada pojemnosc wieksza niz kondensator w ukla¬ dzie generujacym zero logiczne.Wzmacniacz w ukladzie gejnerujacijnm jedynke logiczna utworzony jest z tranzystora o t^ypie. przewodnictwa p-n-p oraz nastepujacych elemert tów, stanowiacych obwód wejsciowy tego wzma¬ cniacza: równoleglego ukaldu RC, laczacego baze tranzystora z wejsciem wzmacniacza, oraz rezy¬ stora laczacego baze tranzystora z jego emiterem.Przyklad wykonania. Rysunek przedstawia schemat ideowy przykladowego rozwiazania ge¬ neratora impulsów. Mikroprzelacznik M zwiera do masy na przemian jedno lub drugie wejscie przerzutnika RS. Do wyjscia Q przerzutnika, do¬ laczone sa poprzez kondensator Cl. zwarte wej¬ scia 'bramki NAND BI, oraz poprzez kondensa¬ tor C2 jedno z wejsc kolejnej bramki NAND B2. Drugie wyjscie przerzutnika RS polaczone jest za posrednictwem kondensatora C3 z dru¬ gim wejsciem bramki B$, które jest równiez pojlaczielne z tmasa uklada* poprzez rezystor Rl.Wyjscie bramki BI laczy sie z baza tranzystora T2 typu n-p-n, wchodzacego w uklad wzmacnia¬ cza. Emiter tego tranzystora polaczony jest, z masa ukladu. Wyjscie bramki B2 laczy, sie z ba¬ za tranzystora Tl o typie przewodnictwa p-n-p za rx)srednictwem równoleglego ukladu rezysto¬ ra R3 i kondensatora C4. Baza tranzystora Tl polaczona jest a jego eimlilteireim poprzez rezystor R2. Kolektory tranzystorów Tl i T2 lacza sie ze soba i polaczone sa z wyjsciem generatora za posrednictwem równoleglego ukladu rezystora R4 i kondensatora C5.W sklad ukladu zasilania wchodza nastejpujace elementy: zarówka 2, rezystor R5, dioda Zenera D, kondensatory: C6 i C7. Jedna koncówka za¬ rówki Z polaczona jest z zaciskiem, do którego podlaczony jest dodatni- biegun zródla zasilania, natomiast do drugiej koncówki dolaczone sa: ka¬ toda diody Zeinera D, dodatni biegun konden¬ satora CT, jedna z koncówek rezystora R5 oraz nózka 14 ukladu scalonego. Druga koncówka re¬ zystora R5 polaczona jest z biegunem dodatnim kondensatora C6 oraz z emiterem tranzystora Tl. 3 0j8 Anoda diody Zenera D, oraz ujemne bieguny kondensatorów C€ i C7 polaczone sa z masa ukladai. 4 ¦~v Dzialanie • generatora jest nastepujace. Przela- 5 czenie mikroprzelacznika M powoduje zmiane stanów na wyjsciach przerzutnika RS na -prze¬ ciwne. Zmiana stanu na wyjsciu Q powoduje wy¬ stapienie na wejsciach bramki El oraz na jed¬ nym z wejsc bramki 62 pojawienie sie zera lo- 10 gicznego a nastepnie jedynki. Jednakze pojawie¬ nie sie jedynki na wejsciu bramki B2 nastepuje nieco pózniej ze wzgledu.na wieksza pojemnosc kondensatora C2. Na drugim wejsciu bramki B2 w tym czasie pojawia sie jedynka, która dzieki 15 duzej stalej czasowej l ukladu RIC? .trwa dluzej niz zero na pierwszym wejsciu.. W ten sposób na wyjsciu bramki BI pojawia sie impuls jedynki Logicznej a tuz po nim na wyjsciu bramki B2 impuls zera logicznego. Ta sekwencja zostaje 20 nastepnie odwró\xiina i wzmocniona w ukladzie wzmacniaczy wyjsciowych. Wysterowanie bazy tranzystora Tl nastepuje za posrednictwem kon- : densatora'C4. Zaiianiem rezystora R3 jest rozlado¬ wanie tego kondensatora po zanattpuJmpailBUi. Rezystor ^5 R2 za/bezpiecza oprowadzenie ladiunlku z Ibaizy tran¬ zystora przy malych obciazeniachgeneratora. Za/row¬ ka 2 sygnalizuje zbyt wysokie napiecie zasilania lub jego niewlasciwa polaryzacje. 30 PLThe patent description was published: 03/31/1982 113060 Int. Cl '. * H03K 1/00 H03K 5/00 READING ROOM] PotentOWFQO Office 1 PlUirlj lzeC'Vtft, t | Creators of the invention: Jerzy Hahn, Witold Cakala. Authorized by the patent: Zakład Urzadzen for the assembly of electronic components "Unitra-Cemi", Szczytno (Poland) Generator of logic states Technical field. The subject of the invention is logic pulse generators used for forcing at any point in the digital electrical network, for a certain period of time, a logical state opposite to the state of the art. State of the art. When commissioning or repairing digital circuits, it is often necessary to force a logical state at a certain point in the digital network opposite to the state of the art. In the case when, apart from the inputs, the output of the digital circuit is connected to such a point, forcing such a state by means of ordinary pulse generators is troublesome due to the fact that the outputs of the generators are not adapted to such operating conditions.Traditional methods of disconnecting the inputs from the outputs of the circuits are inefficient A specially adapted single pulse generator, manufactured by the Hewlett-fPackard company, protected by US patent No. 3 78 (1689), is designed as follows: the first forming circuit is connected to the output of the flip-flop controlled by a manual switch. The output signal from the first forming circuit is fed in parallel to the input of the second forming circuit and to the isolating amplifiers. The forming circuits are identical and produce logical zero pulses with the same time shifted parameters such that the pulse from the second forming circuit appears immediately after the amplified pulse from the first forming circuit. The pulses prepared in this way control two identical two-stage output amplifiers, the common node of which through the RC circuit connected to the output of the generator. After pressing the manual button 10, the device generates a sequence of logic "zero-one", and thanks to the output resistivity, it allows for forcing at any point in the network the logic state to be contrary to the existing one. The generator is equipped with a power supply system with overload protection. SUMMARY OF THE INVENTION The development of the invention was aimed at simplifying the circuit of the output amplifiers. It turned out to be possible thanks to the application of a different solution of the circuits forming the pulses in the circuits generating the logical only and logical zero. According to the invention, there is a power supply circuit protecting other circuits against overload or inversion of the supply voltage, a transformer controlled by a manual micro-switch and circuits generating logical one and logical zero. The circuit generating logical zero is made of the NAiND gate, whose field inputs - 3Q are connected to the output via a capacitor is 20 25 113 060 of the flip-flop, which changes the logical state from one to zero after switching the micro-switch. This output is hereinafter referred to as the Q output. The output of the said gate controls a single-stage amplifier that inverts the pulse phase. The circuit generating the logical one is also terminated with a single-stage amplifier reversing the pulse phase and is controlled from the output of the next NAiND gate. One input of this braim is connected and through the second capacitor with the output Q of the flip-flop, while the second input is connected through the resistor with the ground of the circuit and through the third capacitor with the second input of the trigger. The values of the elements R C are selected in such a way that, in the idle state at the second input of this gate, there is a logic zero state and the time constant of the circuit - made of a resistor and a second capacitor - is greater than the time constant of the circuit, } rt6ry creates a second capacitor with an internal gate resistance. In addition, the second capacitor has a greater capacity than the capacitor in a logic zero generating circuit. An amplifier in a logic 1 generator is made of a transistor of the same type. p-n-p conductivity and the following elements constituting the input circuit of this amplifier: a parallel RC circuit, connecting the base of the transistor with the input of the amplifier, and a resistor connecting the base of the transistor with its emitter. The figure shows a schematic diagram of an exemplary pulse generator solution. The microswitch M shorts to ground alternately one or the other input of the RS trigger. They are connected to the Q output of the flip-flop through a capacitor C1. the inputs of the NAND gate BI are closed, and through the capacitor C2 one of the inputs of the next NAND gate B2. The second output of the RS flip-flop is connected via a capacitor C3 to the second input of the gate B $, which is also connectable to the mass of the circuit through the resistor R1. The output of the gate BI is connected to the base of the n-p-n transistor T2, which is part of the amplifier circuit. The emitter of this transistor is connected to the ground of the circuit. The output of the gate B2 connects to the base of the p-n-p transistor T1 via a parallel circuit of the resistor R3 and the capacitor C4. The base of the transistor T1 is connected to its eimlilteireim through the resistor R2. The collectors of transistors Tl and T2 are connected with each other and are connected with the output of the generator through a parallel system of resistor R4 and capacitor C5. The power supply consists of the following elements: bulb 2, resistor R5, Zener diode D, capacitors: C6 and C7. One end of the Z line is connected to the terminal to which the positive pole of the power source is connected, while the other end is connected to: Zeiner diode D, positive pole of the CT capacitor, one of the terminals of the R5 resistor and the leg 14 integrated circuit. The other end of the resistor R5 is connected to the positive pole of the capacitor C6 and to the emitter of the transistor T1. 3 0j8 The anode of the Zener diode D, and the negative poles of the capacitors C € and C7 are connected to the mass of the system. 4 ¦ ~ v Operation of the • generator is as follows. The conversion of the microswitch M causes the state of the outputs of the flip-flop RS to be changed into the opposite. A change of state at the output Q causes the appearance of logical zero and then one on the inputs of the gate El and on one of the inputs of the gate 62. However, the appearance of one at the input of gate B2 takes place a bit later due to the greater capacity of the capacitor C2. At the second entry of gate B2, one appears at this time, which thanks to the 15 large time constant of the RIC system? .lives longer than zero on the first input .. In this way, a logical 1 pulse appears at the output of the BI gate, and immediately after it, a logical zero pulse appears at the output of the B2 gate. This sequence is then inverted and amplified in an array of output amplifiers. The base of the transistor Tl is controlled by the capacitor 'C4. The operation of the resistor R3 is the discharge of this capacitor at the rate of discharge. The resistor R2 5 R2 secures the discharge of the load from the Ibaiza of the transistor at low generator loads. The slot 2 signals too high supply voltage or its wrong polarity. 30 PL