Przedmiotem wynalazku jest uklad polaczen miernika stosunku napiec przemiennych przezmat- czony, zwlaszcza dla pomiaru stosunku napiec wyjsciowych i wejsciowych okreslonego toru tran¬ smisyjnego*, którym moze: byc dowolny czwórnik czynny luib bierny. Uklad wedlug wynalazku opar¬ ty jest na, zasadzie, potrójnego calkowaniai sygna¬ lów przemiennych, Stan techniki. Znanym jest z polskiego opisu patentowego nr 97688 sposób poimiiairu stosunku napiec przemiennych oparty na zasadzie potrój¬ nego calkowania, tych napiec oraiz uklad, do stoso¬ wania tego sposobu. W znanym ukladzie do pomiaru stosunku napiec przemiennych funkcjonalny blok, bedacy blizej nie sprecyzowanym prostownikiem, jest polaczony z jednej strony z wyjsciem komutato¬ ra a z drugiej strony z przetwornikiem napiecia na prad i jednoczesnie z ukladem kompensujacym, przy czyim synchronizowany generator jest pola¬ czony z wyjsciem komuitaitora; zas wyjscie gene¬ ratora jest polaczone z Ukladem sterujacym pola¬ czonym ze sterujacym wejsciem komutatora^ ste¬ rujacym wejsciem przetwornika i licznikiem, zas komparator uklaujiu jest polaczony z wyjsciem su¬ matora napiec, kitótrego wejscia sa polaczone z wyjsciem inleg^eftarai i z wyjsciem ukladu konV prasujacego.Istota wynalazku, Uk&jd wedlug wynalazku, za¬ wierajacy na wejsciu komutator i zaopatrzony w integrator, którego wyjscie jest polaczone z wejsciem komparatora ma wyjscie kormuAaitora polaczone przez wzmacniacz o przelaczanym wzmocnieniu z wejsciem srodikowoprzepustowego filtru, którego wyjscie jest .polaczone z djwupolów- 5 kowym prostownikiem. Wyjscie prostownika jest polaczone przez kluczujacy uklad z wejsciem inte¬ gratora, przy czym sterujace wejscia komutatora i wzmacniacza o przelaczanym wzmocnieniu oraz dwujpolówkowego prostownika i rewersyjmego li- 10 cznika sa polaczone z przynaleznymi iim wyjscia¬ mi dekodera rozkazów. Wejscia dekodera rozka~ zów sa polaczone z wyjsciami licznika, stanów, z którymi jednoczesnie sa polaczone programujace wejscia multipleksera, którego wejscia sa polaczo- 15 ne z blokiem detekcji warunków. Wyjscie multi¬ pleksera jest polaczone z przynaleznym mu wej¬ sciem ukladu synchronizacji, którego jedno* wyj¬ scie jest polaczone ze sterujacym wejsciem klu¬ czujacego ukladu zas drugie wyjscie z wejsciem 2q zliczajacym licznika stanów. Przerywajace wej¬ scia licznika stanów, ukladu synchronizacjii i re¬ wersyjnego licznika sa polaczone z wyjsciem blo¬ ku przerwan, natomiast wyjscie podwajacza cze¬ stotliwosci jest polaczone z wejsciem zliczajacym 25 rewersyjmego licznika i jednoczesnie z wejsciem synchronizujacymi ukladu synchronizacji, podczas gdy wejscie podwajacza, czestotliwosci jest pola¬ czone ze zródlem sygnalu pfoporcjcriailnegO' do sy¬ gnalu dzielnika mierzonego ilorazu napiec prze- M miennych. 115 081115 081 Dwupolówkowy prostownik zastosowany w ukla¬ dzie ma diwie dodatkowe diody polaczone wzgle¬ dem sieibie szeregowo a^przeciwsobnie wzgledem dwóch diod operacyjnego prostownika., przy czym obydwie pary diod safiiaprzemiennie wlaczone w uklad przez dodatkowy kluczujacy uklad, pod¬ czas gdy wyjlscie pierwszego oiperacyjnego wzmac- • niacza prostownika jest polaczone przez dodat¬ kowy integrator z nieodwracajacym wejsciem wy¬ mienionego wzmacniacza.Uklad wedlug wynalazku pozwala na, pomiar stosunku napiec przemiennych z dokladnoscia wieksza niz 0,1% w-warunkach istotnego uprosz¬ czenia ukladu sterujacego pomiarem poprzez opar¬ cie ukladu sterowania na zasa.dzie czterostancwe- go ukladu sterujacego. Zastosowanie szczególnej konstrukcji prostownika! umozliwia automatyczne zerowanie ukladu pomiarowego- co istotnie wply¬ wa na dokladnosc pomiaru. Zastosowanie ukladu kluczujacego, synchronicznie siteriowanego^ elimi¬ nuje wplyw stanów nieustalonych gwarantujac, w polaczeniu z uprzednio wymienionymi srodka¬ mi, wysoka niezawodnosc u/kladu i nieuzyskiwa- .na w znanych Ukladach dokladnosc pomiaru.Objasnienie rysunku. Wynalazek jest blizej ob¬ jasniony na przykladzie wylkonania przedstawio¬ nymi na rysunku na kltórym fig. 1 pokazuje sche¬ mat blokiowy calego ukladu polaczen, zas' fig. 2 schemat polaczen dwupolówkowego. prostownika zastosowanego w ukladzie.Przyklad realizacji wynalazku. Uklad wedlug wynalazku ma na wejsciu komutator 1 sygnalów mierzonych. Wyjscie komutatora 1 jest polaczone poprzez wzmacniacz 2 o przelaczanym wzmocnie¬ niu) ze srodkowoprzepustowym filtrem 3, którego wyjscie jest polaczone z wejsciem dwupolówko¬ wego prostownika 4. Wyjscie wymienionego pro¬ stownika 4 jest polaczone przez kluczujacy uklad 5 z jednym wejsciem integratora 6. Wyjscie in¬ tegratora 6 jest polaczone z wejsciem kompara¬ tora 7, którego wyjscie jest polaczone poprzez uklad 8 automatycznego zerowania z drugim wej¬ sciem integratora 6 i jednoczesnie bezposrednio z wejsciem bLoku 9 detekcji warunków. Programu- - jace wejscia komutatora 1, wzmacniacza 2 o prze¬ laczanymi wzmocnieniu, prostownika' 4, rewersyj- nego licznika. 10 i ukladiu 8 automatycznego ze¬ rowania sa polaczone z przynaleznymi wyjsciami dekodera U rozkaizów. Wyjscia licznika 12 sta¬ nów sa polaczone bezposrednio z przynaleznymi im wejsciami dekodera 11 rozkazów i jednocze¬ snie z wejsciami programujacymi multipleksera 13. Wejscie pcdwaijacza 14 czestotliwosci jest po¬ laczone ze zródlem sygnailu proporcjonalnego do sygnalu VR dzielnika mierzonego iloraeiu napiec przemiennych. Wyjscie wspomnianego podwaja - cza 14 jest polaczone ze zliczajacym wejsciem re- wersyjnego.- licznika 10 oraz w wejisciem synchro¬ nizujacym ukladu 15 synchronizacji. Wyjscia re¬ wersyjnego licznika 10 sa polaczone z przynalez¬ nymi wejsciami bloku 9 detekcji warunków, któ¬ rego wyjscia poprzez multiplekser 13 sa polaczone z wejsciem ukladu 15 synchiroriizacja. Jedno wyj¬ scie ukladu 15 synchronizacji jest polaczone ze zliczajacym wejsciem licznika 12 stanów, natomiast drugie wyjscie wspomnianego ukladu 15 ze ste¬ rujacym wejsciem kluczujacego ukladu 5. Wyjscie bloku 16 przerwan jest polaczone z.wejsciami prze¬ rywajacymi ukladu 15 synchronizacji, licznika, re- s wersyjnego 10 i licznika 12 stanów.Dwiupolówkówy prostownik 4 jest utworzony z operacyjnego prostownika 17 zaopatrzonego w pa¬ re dodatkowych diod 18 i 19 laczonych miedzy soba szeregowo, a przeciwsobnie wzgledem diod io operacyjnego prostownika 17, przy czym diody operacyjnego prostownika 17 i dodatkowe diody 18 i 19 sa naprzemiennie wlaczone w obwód za po¬ moca dodatkowego kluczujacego ukladu 20. Wyj¬ scie pierwszego operacyjnego wzmacniacza 21 ope- 15 racyjnego prostownika 17 jest polaczone ^przez do- : datkowy integrator 22 z nieodwracajacym wej¬ sciem operacyjnego wzmacniacza 21.Dzialanie ukladu wedlug wynalazku przebiega nastepujaco. Uklad wedlug wynalazku jest oparty 20 na znanej metodzie potrójnego calkowania. Stero¬ wanie procesem pomiarowym polega na genero¬ waniu w okreslonej sekwencji rozkazów progra¬ mujacych poszczególne bloki funkcjonalne. Progra¬ mujace rozkazy sa generowane przez czterostano- 25 wy uklad sterujacy utworzony z bloku 9 detekcji warunków, multipleksera 13, ukladu 15, synchro¬ nizacji i licznika 12 stanów. Uklad sterujacy prze¬ chodzi kolejno przez cztery stany zwane dalej sta¬ nem wyjsciowym, pierwszym, drugim i trzecim. 30 Przejscie z aktualnego stanu do kolejnego prze¬ biega w nastepujacy sposób. W kazdym ze stanów licznik 12 generuje sygnaly zwane dalej adresem.Adres ten jest tlumaczony w dekoderze 11 rozka¬ zów na programujace rozkazy i jednoczesnie po- 35 woduje zaadresowanie odpowiedniego wejscia mul¬ tipleksera 13 i tym samym wyibranie w bloku 9 detekcji warunków odpowiedniego detektora ba¬ dajacego sygnaly warunku zmiany aktualnego stanu na kolejny. Uklad 15 synchronizacji badajac 40 zaistnienie koincydencji impulsu synchronizujace¬ go i odpowiedniego sygnalu generowanego przez aktualnie wybrany detektor warunku powoduje wygenerowanie impulsu, którego przednie zbocze powoduje rozwarcie kluczujacego uklad 5 a tylne 45 zbocze zmiane adresu generowanego przez licznik 12 stanów. Moment ponownego wlaczenia kluczu¬ jacego ukladu 5 jest synchronizowany przez uklad 15 synchronizacji w ten sposób, ze czas rozwarcia kluczujacego ukladu 5 jest równy calkowitej wie- 60 lokrotnosci okresu przebiegu synchronizujacego ge¬ nerowanego przez podwajacz 14 czestotliwos^T.W tym czasie programowane sa bloki funkcjonal¬ ne calego ukladu miernika do pracy w nowym stanie i ustalaja sie sygnaly w torze pomiarowym. 55 Czterostanowy uklad sterujacy moze w kazdym momencie realizacji pomiarowego algorytmu przejsc do stanu wyjsciowego pod wplywem sy¬ gnalu przerwania generowanego przez blok 16 przerwan i pozostawac w tym stanie przez czas 60 trwania przerwania. W stanie wyjsciowym realizo¬ wany jest proces automatycznego zerowania pole¬ gajacy na podaniu potencjalu masy przez komuta¬ tor 1 na prostownik 4, zwarciu kluczujacego ukladu 5 i zamknieciu integratora 6 oraz komparatora 7po- w przez uklad 8 automatycznego zerowania w petli{ 5 115 081 6 -^ujemnego sprzezenia zwrotnego. Zdjecie przerwa¬ nia powoduje przejscie ukladu do kolejnego stanu zwanego pierwszym w którym na wejscie wzmac¬ niacza 2 podane zostaje napiecie mierzone Vx i za¬ programowana ujemna biegunowosc napiecia wyj¬ sciowego prostownika 4. Po zwarciu kluczujacego ukladu 5 integrator 6 calkuje wyprostowane na¬ piecie Vx o ujemnej polaryzacji i jednoczesnie w rewersyjnym liczniku 10 zliczone sa impulsy syn¬ chronizujace.Po zliczeniu 100 impulsów uklad przechodzi do kolejnego stanu zwanego drugim w którym poda¬ ne zostaje napiecie VR i zaprogramowana dodat¬ nia polaryzacja napiecia wyjsciowego prostownika 4. Po' wlaczeniu kluczujacego ukladu 5 integrator 6 jest rozladowywany wyprostowanym napieciem VR a jednoczesnie impulsy synchronizujace sa sumo¬ wane w rewersyjnym liczniku 10 po podaniu ich na wejscie dodajace dekady o wadze 102. Przejscie *do nastepnego stanu zwanego trzecim nastepuje synchronicznie z impulsem synchronizujacym po zmianie stanu logicznego wyjscia komperatora 7.W stanie trzecim zostaje podane napiecie o am¬ plitudzie równej 10-* amplitudy napiecia VR, na¬ tomiast prostownik 4 zostaje przeprogramowany „ponownie na 'biegunowosc ujemna. Po wlaczeniu kluczujacego ukladu 5 integrator 6 jest ladowany wyprostowanym napieciem 10~z VR, jednoczesnie impulsy synchronizujace sa odejmowane w rewer¬ syjnym liczniku 10 po podaniu ich na wejscie odejmujace dekady o wadze 10°.Proces odejmowania zostaje przerwany i naste¬ puje przejscie do stanu wyjsciowego po ponownej zmianie stanu logicznego wyjscia komparatora 7.W liczniku 10 znajduje sie cyfrowa wartosc sto- Vx ~ sumku napiec .VR Zastrzezenia patentowe 1. Uklad polaczen miernika stosunku napiec prze¬ miennych zawierajacy na wejsciu komutator a za¬ opatrzony w integrator, którego wyjscie jest po¬ laczone z wejsciem komparatora oraz zaopatrzony w prostownik i licznik rewersyjny, znamienny tym, ze wyjscie komutatora (1) jest polaczone przez wzmacniacz (2) o przelaczanym wzmocnieniu z 5 wejsciem srodkowoprzepustowego filtru (3), które¬ go wyjscie jest polaczone z dwupolówkowym pro¬ stownikiem (4), którego wyjscie z kolei jest pola¬ czone przez kluczujacy uklad (5) z wejsciem inte¬ gratora (6), przy czym sterujace wejscia komuta¬ tora (1), wzmacniacze (2) o przelaczanym wzmoc¬ nieniu oraz dwupolówkowego prostownika (4) i rewersyjnego licznika (10) sa polaczone z przy¬ naleznymi im wyjsciami dekodera (11) rozkazów, którego wejscia sa polaczone z wyjsciami licznika (12) stanów, z którymi jednoczesnie sa polaczone programujace wejscia multipleksera (13), którego wejscia sa polaczone z blokiem (9) detekcji wa¬ runków, podczas gdy wyjscie multipleksera (13) jest polaczone z przynaleznym mu wejsciem ukla¬ du (15) synchronizacji, którego jedno wyjscie jest polaczone ze sterujacym wejsciem kluczujace¬ go ukladu (5), zas drugie wyjscie z wejsciem zli¬ czajacym licznika (12) stanów, a przerywajace wej¬ scia tego licznika (12), ukladu (15) synchronizacji i rewersyjnego licznika (10) sa polaczone z wyj¬ sciem bloku (16) przerwan, natomiast wyjscie po- dwaj acza (14) czestotliwosci jest polaczone z wej¬ sciami zliczajacymi rewersyjnego licznika (10) i jednoczesnie z wejsciem synchronizujacym ukla¬ du (15) synchronizacji, a wejscie wymienionego po- dwajacza (14) czestotliwosci jest polaczone ze zródlem sygnalu proporcjonalnego do sygnalu (VR) dzielnika mierzonego ilorazu napiec przemien¬ nych. 2. Uklad wedlug zastrz. 1, znamienny tym, ze dwupolówkowy prostownik <4) jest zaopatrzony w dodatkowe dwie diody (18 i 19) laczone miedzy so¬ ba szeregowo a przeciwsobnie wzgledem diod ope¬ racyjnego prostownika (17), przy czym. obydwie pary diod sa naprzemiennie wlaczane w uklad przez dodatkowy kluczujacy uklad (20), podczas gdy wyjscie pierwszego operacyjnego wzmacniacza (21) operacyjnego prostownika (17) jest polaczone przez dodatkowy integrator (22) z nieodwracajacym wejsciem wymienionego operacyjnego wzmacnia¬ cza (21). 15 20 25 30 35 40115 081 r^ FIG.2 PZGraf. Koszalin D-600 105 A-€ Cena 100 zl PL