Przedmiotem wynalazku jest jednostka do laczenia minikomputerów serii MERA 300 w zestawy wielomaszynowe, pracuja¬ ce wspólbieznie. Wynalazek dotyczy informatyki, w szczególnosci maszyn cyfrowych oraz sposobów ich laczenia i moze byc wykorzystany w syste¬ mach sterowania obiektowego, w systemach wie¬ lodostepnych i wszedzie tam, gdzie konieczne jest podniesienie niezawodnosci i mocy dysponowane¬ go sprzetu serii MERA 300.Stan techniki. Laczenie maszyn cyfrowych w zestawy wielomaszynowe ma na celu podniesie¬ nie niezawodnosci systemu oraz zwiekszenie mocy obliczeniowej, ewentualnie przepustowosci lub po¬ jemnosci pamieci. Polaczone male, tanie i produ¬ kowane seryjnie maszyny pozwalaja na osiagnie¬ cie kazdego z tych celów przy znacznie mniej¬ szym nakladzie kosztów niz koszt duzego syste¬ mu o porównywalnych parametrach. Dodatkowe walory ujawniaja sie przy sterowaniu procesami produkcyjnymi i w systemach wielodostepnych gdzie wystepuje koniecznosc pracy w odleglych od siebie punktach a koszt przestoju i czas usunie¬ cia awarii decyduja o oplacalnosci zastosowania.Znane sa naukowe zasady laczenia mniejszych maszyn cyrowych w zestawy. O ile jednak zagad¬ nienia zwiazane z konfiguracjami systemów wielo¬ procesorowych i wielomaszynowych, a takze ste¬ rowania i zarzadzania zasobami opisywane sa w literaturze technicznej na poziomie organizacji 10 15 20 26 30 logicznej, to zasady techniczne realizacji tych po¬ laczen oraz budowa ukladów lub jednostek lacza¬ cych nie sa zazwyczaj publikowane.Istota wynalazku. Celem wynalazku jest opra¬ cowanie urzadzenia umozliwiajacego laczenie wiek¬ szej liczby minikomputerów serii MERA 300 w zestaw.Powyzszy cel osiagnieto poprzez zaprojektowa¬ nie jednostki laczacej dwa dowolnie wybrane mi¬ nikomputery poprzez pojedyncze podkanaly ich kanalów multiplekserowych, co pozwala na dola¬ czenie do jednego procesora do 16 innych maszyn tej serii.Jednostka do laczenia minikomputerów, wedlug wynalazku, posiada uklad sterujacy, polaczony z dwoma dekoderami, dolaczonymi kazdy odpowied¬ nio do bezposrednio laczonych minikomputerów poprzez wyjsciowa szyne informacyjna, szyne adre¬ sowana i szyne kierunku transmisji. Do wyjscio¬ wej szyny informacyjnej kazdego minikomputera jest dolaczony rejestr buforowy transmitowanej informacji, który z kolei polaczony jest równiez z ukladem sterujacym oraz obu laczonymi mini¬ komputerami — poprzez wejsciowa szyne infor¬ macyjna kazdego z nich. Uklad sterujacy jest do¬ laczony ponadto do szyn przerwan zewnetrznych obu laczonych minikomputerów poprzez generator przerwan, oraz do szyn sygnalów kanalów z kaz¬ dym z minikomputerów. Rejestr slowa stanu jest dolaczony do wejsciowej szyny informacyjnej kaz- 122 348122 348 dego z laczonych minikomputerów oraz do ukla¬ du sterujacego. Klucz rodzaju pracy i klucz zero¬ wania si$ polaczone z rejestrem slowa stanu i ukladem sterujacym.Jednostka wedlug wynalazku, realizujac posta- - nowione cele, wykazuje korzystne skutki technicz¬ ne V techhiczno-uzytkowe. Spelnia ona wymóg du¬ zej niezawodnosci i szybkosci pracy. Ponadto po¬ zwala ona zachowac wszystkie standardy produko¬ wanego sprzetu oraz pelna wspólbieznosc pracy polaczonych procesorów. Dodatkowa zaleta jest mozliwosc przystosowania jednostki do róznych typów zastosowan w szczególnosci systemów ste¬ rowania obiektowego.Przyklad wykonania wynalazku. Przedmiot wy¬ nalazku jest uwidoczniony w przykladzie wyko¬ nania, przedstawionym na rysunku, na którym fig. 1 pokazuje schematycznie dwa minikompute¬ ry, polaczone za jpomóca jednostki da laczenia, a fig. 2 — schemat ideowy tej jednostki.Dwa minikomputery mci i mc2 zawierajace kaz¬ dy, miedzy innymi, uklad przerwan oraz kanal multipleksera KMPX sa polaczone za pomoca jed¬ nostki laczacej JL (Fig. 1).Jednostka laczaca posiada uklad sterujacy ST, polaczony z dwoma dekoderami Dl i D2. Kazdy z nich dolaczony jest do bezposrednio laczonych minikomputerów mci, mc2 poprzez wyjsciowa szy¬ ne informacyjna BY, szyne adresowa BA i szyne kierunku transmisji A. Do szyny BY kazdego z minikomputerów mci, mc2 dolaczony jest rejestr buforowy transmitowanej informacji BUF, który z. kolei polaczony jest równiez z ukladem steru¬ jacym ST oraz z obu laczonymi minikomputerami mci, mc2 poprzez wejsciowa szyne informacyjna BK kazdego z nich.Uklad sterujacy ST jest dolaczony ponadto do szyn przerwan zewnetrznych Ui i Uz obu laczo¬ nych minikomputerów mci i mc2 poprzez generator przerwan GP oraz do szyn sygnalów kanalów MPX Ri, Ki, S w kazdym z minikomputerów mci, mc2.Rejestr slowa stanu SSJL jest dolaczony do wej¬ sciowej szyny informacyjnej BE kazdego z laczo¬ nych minikomputerów mci, mc2 oraz ukladu ste¬ rujacego ST.Klucz rodzaju pracy kp i klucz zerowania Kz sa polaczone z rejestrem slowa stanu SSJL i ukla¬ dem sterujacym ST.Sposób dzialania jednostki laczacej jest naste¬ pujacy. Pierwszym etapem do nawiazania trans¬ misji jest wyslanie przez jeden z procesorów mi¬ nikomputera, np. mci operacji „pisz". Uklad ste¬ rujacy ST sprawdza slowo stanu i wysyla do dru¬ giego procesora minikomputera mc2 przerwanie Vi: „zadanie czytaj". Jednoczesnie ustawione sa dwa bity w slowie stanu jednostki laczacej JL B7 — kierunek transmisji, B6 — oczekiwania. Teraz juz zadne „pisz" nie bedzie przyjete przez uklad sterujacy ST.Nastepnym i jednoczesnie ostatnim etapem do rozpoczecia transmisji jest — na wezwanie pro¬ cesora piszacego minikomputera mci — wyslanie przez drugi procesor minikomputera mc2 operacji „czytaj". Uklad sterujacy ST kasuje stan oczeki¬ wania jednostki laczacej JL (B6) oraz ustawia bit BI zajetosci i przechodzi do sterowania transmi¬ sja, wysylajac do procesora minikomputera mci, piszacego, zgloszenie —R. W odpowiedzi uzyskuje 9 sygnaly +K. W tym momencie z szyny —BY po¬ biera i wpisuje do rejestru buforowego transmi¬ towanej informacji BUF pierwsze transmitowane slowo. Jednoczesnie zdejmuje sygnal -^-R z szyny Rl, prowadzacej do procesora minikomputera pi- io szacego mci i kieruje go do procesora czytajace¬ go minikomputera mc2. Wraz z potwierdzeniem zgloszenia przez procesor czytajacy uklad steruja¬ cy ST steruje transmisja, podajac transmitowane slowo z rejestru buforowego transmitowanej in- 15 formacji BUF na szyne —BE do procesora czy¬ tajacego.Jednoczesnie zdejmowany jest sygnal —R, poda¬ wany do procesora czytajacego i kierowany do procesa piszacego, aby pobrac nastepne z trans- 20 mitowanych slów. W ten sposób cykl transmisyj¬ ny, skladajacy sie z dwóch etapów, zostaje zamk¬ niety. Te etapy to: czytanie do rejestru buforo¬ wego transmitowanej informacji BUF z proceso¬ ra piszacego oraz przeslanie z rejestru buforowe- 25 go transmitowanej informacji BUF do procesora czytajacego. Transmisja ta trwa tak dlugo, dopó¬ ki nie zostanie przerwana albo przez operatora, albo przez jeden z procesorów, za pomoca wysla¬ nia do jednostki laczacej JL odpowiedniej opera- 30 cji, albo poprzez wyslanie sygnalu konca trans¬ misji —S przez jeden z procesorów.Przerwanie transmisji przez operatora, poprzez przelaczenie klucza Kp na pozycje „odlacz" lub przez wyzerowanie, powoduje zakonczenie wyko- » nywanego etapu (a nie cyklu), a nastepnie — przerwanie transmisji.Przerwanie transmisji przez jeden z procesorów minikomputerów mci lub mc2 takze powoduje przerwanie, po zakonczeniu realizowanego etapu. 40 Wlasciwe zakonczenie poprawnej transmisji po¬ winno byc spowodowane przeslaniem sygnalu kon¬ ca —S przez procesor piszacy, weglednie piszacy i czytajacy jednoczesnie. W przypadku przyjscia sygnalu —S z procesora piszacego, zostaje zapalo- 45 ny bit B2 slowa stanu. Po zakonczeniu czytania ostatniego slowa z procesora piszacego i wpisaniu go do rejestru buforowego transmitowanej infor¬ macji BUF jednostki laczacej JL wykonuje sie jako ostatnia faza przeslania zawartosci rejestru 50 buforowego transmitowanej informacji BUF do procesora czytajacego. W przypadku, gdy sygnal konca —S przyjdzie z procesora czytajacego, za¬ palony jest bit B3 slowa stanu, a po zakonczeniu fazy przesylanie z jednostki laczacej JL do tego 55 procesora, transmisja jest przerwana.Zakonczeniu transmisji towarzyszy wyslanie do procesorów obu minikomputerów mci i mc2 przer¬ wania UL Realizacja opisanych operacji zalezna jest (z wy- 60 jatkiem operacji dolacz i czytaj stan) od stanu jednostki laczacej JL, a zmiany z niej wynika¬ jace sygnalizowane sa na odpowiednich bitach re¬ jestru slowa stanu SSJL; znaczenia jakie przypo¬ rzadkowano bitom slowa stanu jest nastepujace: 65 bit B — nieoperatywnosc, bit BI — zajetosc, trwa5 122 348 6 transmisja, bit B2 — koniec transmisji, bit B3 — bledny koniec transmisji, B4 — odlaczenie pro¬ cesora pierwszego minikomputera mci, bit B5 — odlaczenie procesora drugiego minikomputera mc2, bit B6 — oczekiwanie na operacje czytaj, bit B7 — kierunek transmisji.Pelna informacja o realizacji operacji jest prze¬ kazywana do obu procesorów minikomputerów mci, mc2 torami standardowego interface'u. Przer¬ wanie generowane w jednostce laczacej JL (poza operacja pisz przerwanie) maja sens odpowiednio: Uz — zadania operacji czytaj z drugiego minikom¬ putera mc2 wskutek pojawienia sie operacji pisz od pierwszego procesora minikomputera mci, na¬ tomiast Ui — albo zakonczenie transmisji (popraw¬ ne lub nie), albo — dolaczenie jednostki wskutek wycisniecia przez operatora klucza ZO, albo — zaistnienia stanu nieoperatywnosci.Wynalazek jest przeznaczony do stosowania w jednostkach gospodarki uspolecznionej, majacej szereg minikomputerów serii MERA 300, pragna¬ cych stworzyc zestaw wielomaszynowy.Zastrzezenie patentowe Jednostka do laczenia minikomputerów serii MERA 300 w zestawy wielomaszynowe, zawiera¬ lo 15 jaca dekodery, rejestr buforowy, rejestr stanu i polaczenia miedzy nimi, znamienna tym, ze posia¬ da uklad sterujacy (ST), polaczony z dwoma de¬ koderami (Dl i D2), dolaczonymi kazdy odpowied¬ nio do bezposrednio laczonych minikomputerów (mci i mc2) poprzez wyjsciowa szyne informacyj¬ na (BY), szyne adresowa (BA) i szyne kierunku transmisji (A), do szyny (BY) kazdego minikom¬ putera (mci i mc2) dolaczony jest rejestr bufpro- wy transmitowanej informacji (BUF), który z ko¬ lei polaczony jest równiez z ukladem sterujacym (ST) oraz obu laczonymi minikomputerami (mci i mc2) poprzez wejsciowa szyne informacyjna (BE) kazdego z nich, przy czym uklad sterujacy (ST) dolaczony jest ponadto do szyn przerwan ze¬ wnetrznych (Ui i Uz) obu laczonych minikompu¬ terów (mci, mc2) poprzez generator przerwan (GP) oraz do szyn sygnalów kanalów MPX (Ri, Ki, S). w kazdym z minikomputerów (mci, mc2), zas re¬ jestr slowa stanu (SSJL) dolaczony jest do wej¬ sciowej szyny informacyjnej (BE) kazdego z la¬ czonych minikomputerów (mci, mc2) oraz ukladu sterujacego (ST), natomiast klucz rodzaju pracy (kp) i klucz zerowania (Kz) polaczone sa z reje¬ strem slowa stanu (SSJL) i ukladem sterujacym (ST).UKtAD , PRZERWAN PAO mci KMPX IL -X fc UKLAD, PRZERWAN mc2 PAO KMPX .Rg.1 Figi PLThe subject of the invention is a unit for connecting MERA 300 series minicomputers into multi-machine sets, working together. The invention relates to computer science, in particular digital machines and methods of connecting them, and can be used in object-oriented control systems, in multi-accessible systems and wherever it is necessary to increase the reliability and power of the MERA 300 series equipment. State of the art. The purpose of combining digital machines into multi-machine sets is to increase the reliability of the system and to increase the computing power, or possibly the bandwidth or memory capacity. The combined small, inexpensive, and mass-produced machines allow each of these objectives to be achieved at a much lower cost than the cost of a large system of comparable performance. Additional advantages are revealed in the control of production processes and in multi-access systems where there is a need to work at distant points, and the cost of downtime and the time of repairing failures determine the profitability of the application. There are known scientific principles of combining smaller circus machines into sets. However, while the issues related to the configuration of multi-processor and multi-machine systems, as well as control and resource management are described in the technical literature at the level of logical organization, the technical principles of implementing these connections and the construction of systems or linking units are usually not published. SUMMARY OF THE INVENTION. The aim of the invention is to develop a device enabling the connection of a greater number of MERA 300 series minicomputers into a set. The above goal was achieved by designing a unit connecting two freely chosen computers through individual sub-channels of their multiplexer channels, which allows for the addition of one processor to 16 other machines of this series. The minicomputer interconnecting unit, according to the invention, has a control system, connected to two decoders, connected each to directly connected minicomputers via an information output bus, an address bus and a transmission direction bus. To the output information bus of each minicomputer is attached a buffer register of the transmitted information, which in turn is also connected with the control system and both connected mini computers - through the input information bus of each of them. The control circuit is also connected to the external interrupt buses of the two connected minicomputers via an interrupt generator, and to the channel signal rails from each of the minicomputers. The state word register is coupled to the input information bus of each of the minicomputers to be connected and to the control circuit. The type of work key and the zeroing key combined with the state word register and the control system. The unit according to the invention demonstrates favorable technical and operational effects by implementing the set goals. It meets the requirement of high reliability and speed of operation. Moreover, it allows to maintain all the standards of the manufactured equipment and the full co-operation of the connected processors. An additional advantage is the adaptability of the unit to different types of applications, in particular object-oriented control systems. Embodiment of the invention. The subject of the invention is illustrated in the embodiment example shown in the drawing, in which Fig. 1 shows schematically two minicomputers connected by means of a connection unit, and Fig. 2 shows a schematic diagram of this unit. Two minicomputers mci and mc2 containing each, inter alia, the interrupt circuit and the multiplexer channel KMPX are connected by a connecting unit JL (Fig. 1). The connecting unit has a control circuit ST connected to two decoders D1 and D2. Each of them is connected to the directly connected minicomputers mci, mc2 through the output information bus BY, the address bus BA and the transmission direction bus A. To the bus BY of each minicomputer mci, mc2 is attached a buffer register of transmitted information BUF, which in turn. It is also connected to the ST control and to both minicomputers mci, mc2 connected via the input information bus BK of each of them. The ST control is also connected to the external interrupt bus Ui and Uz of both minicomputers mci and mc2 connected via an interrupt generator GP and to the signal rails of the MPX Ri, Ki, S channels in each of the minicomputers mci, mc2. The SSJL status word register is attached to the input information bus BE of each connected minicomputer mci, mc2 and the control system ST. The operating mode kp and the reset key Kz are linked to the status word register SSJL and the control system ST. The operation of the link unit is as follows. The first step to initiate the transmission is to send a "write" operation by one of the microprocessors of the computer, eg mci. The control system ST checks the status word and sends the Vi interrupt "job read" to the second processor of the minicomputer mc2. Two bits are set simultaneously in the status word of the combining unit JL B7 - transmission direction, B6 - waiting. Now any "write" will not be accepted by the ST control. The next and at the same time the last step to start the transmission is - at the call of the writer mci minicomputer - sending by the second processor minicomputer mc2 the "read" operation. The control circuit ST clears the standby state of the junction unit JL (B6) and sets the bit BI bit of busy and proceeds to control the transmission, sending to the processor of the minicomputer mci, the writer, a request -R. In response, it gets 9 + K signals. At this point, the first word transmitted from the BY bus and writes to the buffer register of the transmitted BUF information. At the same time, it takes the signal - ^ - R from the R1 bus, leading to the processor of the minicomputer of pi- and of the esteemed mci, and directs it to the reading processor of the minicomputer mc2. As the request is acknowledged by the reading processor, the control ST controls the transmission by feeding the transmitted word from the buffer register of the transmitted BUF information onto the -BE bus to the reading processor. At the same time, the -R signal is fed to the reading processor. and directed to the writing process to retrieve another of the transmitted words. In this way, the transmission cycle, consisting of two stages, is completed. The steps are: reading the transmitted BUF information from the writing processor to the buffer register and sending the transmitted BUF information from the buffer register to the reading processor. This transmission continues until it is interrupted either by the operator or by one of the processors by sending an appropriate operation to the interconnecting unit JL, or by sending a transmission end signal -S via one of the Processors. Interruption of transmission by the operator, by switching the Kp key to the "disconnect" position or by resetting, results in »the end of the performed stage (and not the cycle), and then - transmission interruption. The transmission interruption by one of the minicomputer mci or mc2 processors also causes an interruption after the stage is completed.40 Proper termination of a correct transmission should be caused by the sending of the end signal -S by the writing processor, both writing and reading at the same time. In case of receiving the signal -S from the writing processor, it lights up 45 bit B2 of the status word. After the reading of the last word from the writing processor has finished reading and writing it to the buffer register of the transmitted information The BUF signal of the linker JL is performed as the last step of transmitting the contents of the buffer register 50 of the transmitted BUF information to the reading processor. In the event that the signal end -S comes from the reading processor, bit B3 of the status word is lit, and after the completion of the phase, transmission from the connecting unit JL to this processor 55, transmission is interrupted. Completion of transmission is accompanied by sending to the processors of both minicomputers mci and mc2 UL interrupt The implementation of the described operations depends (with the exception of the join and read state operations) on the state of the connecting unit JL, and the changes resulting therefrom are signaled on the corresponding bits of the state register SSJL; the meanings that are assigned to the state word bits are as follows: 65 bit B - inoperative, bit BI - busy, lasting 5 122 348 6 transmission, bit B2 - end of transmission, bit B3 - wrong end of transmission, B4 - disconnection of the processor of the first minicomputer mci , bit B5 - disconnection of the processor of the second minicomputer mc2, bit B6 - waiting for the operation read, bit B7 - transmission direction. Complete information about the operation is sent to both processors of minicomputers mci, mc2 along the standard interface tracks. The interrupt generated in the connecting unit JL (except for the write interrupt operation) make sense accordingly: Uz - operation tasks read from the second minicomputer mc2 due to the occurrence of the operation write from the first processor of the minicomputer mci, while Ui - or termination of the transmission (correct Whether or not), or - the addition of a unit as a result of the operator pressing the ZO key, or - the occurrence of a state of inoperability. The invention is intended for use in social economy units having a series of MERA 300 series minicomputers, wishing to create a multi-machine set. for connecting MERA 300 series minicomputers into multi-machine sets, containing decoders, buffer register, status register and connections between them, characterized in that it has a control circuit (ST) connected to two decoders (D1 and D2 ), connected to each correspondingly to directly connected minicomputers (mci and mc2) via the output information bus On (BY), address bus (BA) and transmission direction bus (A), to the bus (BY) of each minicomputer (mci and mc2) there is a transmitted information buffer register (BUF) attached, which in turn is It is also connected to the control unit (ST) and to both connected minicomputers (mci and mc2) via the input information bus (BE) of each of them, with the control unit (ST) being also connected to the external interrupt bus (Ui and Uz) of both connected minicomputers (mci, mc2) via the interrupt generator (GP) and to the signal rails of the MPX channels (Ri, Ki, S). in each of the minicomputers (mci, mc2), and the status word register (SSJL) is attached to the input information bus (BE) of each connected minicomputer (mci, mc2) and the control unit (ST), while the key operating mode (kp) and the reset key (Kz) are connected with the state word register (SSJL) and the control circuit (ST). KMPX IL -X fc PAO INTERRUPT, MC2 PAO KMPX .Rg.1 Fig. PL