Przedmiotem wynalazku jest próbnik sygnalów logicznych sluzacy zwlaszcza do wykrywania zmian stanów sygnalów logicznych.W znanych próbnikach okreslenie stanów statycznychjest realizowane za pomoca detektorów poziomów ze wskaznikami. Urzadzenia te sygnalizuja zarówno stan logiczny dowolnego punktu badanego obwodu czy istnienie impulsów badz serii impulsówJak i poziom napiecia odpowiada¬ jacy niedozwolonemu stanowi posredniemu lub przerwe w ukladzie badanym. Zmiany stanów sa wykrywane przez uniwibratory czy uklady pamietajace jak przerzutnik statyczny typu RS lub dynamiczny typu JK czy tez licznik jak np. w testerze sieci logicznych wedlug patentu nr 90390.Znane uklady próbników sygnalizuja równiez wystepowanie impulsów w chwili przylaczania sondy próbnika lub jej odlaczania badz tez przy calkowitym braku kontaktu, a wiec i wtedy, gdy sonda nie jest trwale zwarta z badanym punktem obwodu logicznego. Wynika to z faktu, ze w wiekszosci elementów logicznych (cyfrowych) rozwarte wejscie odpowiada wystepowaniu okreslo¬ nego poziomu logicznego na tym wejsciu. Powoduje to otrzymanie blednej informacji o nieistnieja¬ cych zmianach stanów sygnalów logicznych. Ponadto w przypadku powolnych zmian sygnalu wejsciowego istnieje czesto potrzeba stosowania na wejsciu licznika czy uniwibratora przerzutnika Schmitta w celu uzyskania zbocza o odpowiedniej stromosci.Próbnik wedlug wynalazku zawierajacy detektor poziomów z blokiem wskaznikóworaz uklad pamietajacy np. licznik impulsów posiada miedzy detektorem a licznikiem przerzutnik statyczny typu RS. Sygnaly wyjsciowe z detektora, których zmiany sygnalizuja pojawienie sie na wejsciu „O" lub „i" logicznej sa doprowadzane do bloku wskazników oraz do przerzutnika, którego sygnal wyjsciowy doprowadzany jest do licznika. Sygnaly wyjsciowe z licznika dochodza do odpowiedniej czesci bloku wskazników.Sygnal wyjsciowy z przerzutnika typu RS zmienia swoja wartosc tylko wtedy, gdy nastepuje zmiana wartosci logicznej sygnalu wejsciowego do próbnika, Dla wartosci posrednich napiec na wejsciu badz braku kontaktu wejscia próbnika z badanym ukladem logicznym wartosc sygnalu wyjsciowego przerzutnika nie ulega zmianie. Próbnik sygnalów logicznych z przerzutnikiem RS wedlug wynalazku dzieki zastosowaniu przerzuinika dostarcza prawdziwej informacji o zmianach2 128 086 stanów sygnalów logicznych, ponadto dzieki zastosowaniu przerzutnika RS nie zachodzi potrzeba stosowania przerzutnika Schmitta.Próbnik wedlug wynalazku jest blizej objasniony na przykladzie wykonania pokazanym na rysunku, który przedstawia schemat blokowy ukladu próbnika.Uklad sklada sie z detektora poziomów 1, do wejscia którego sa doprowadzone badane sygnaly logiczne X. Sygnaly A i B na wyjsciu detektora 1 sygnalizujace poziom sygnalu wejsciowego X sa doprowadzone odpowiednie do wejscia ustawiajacego i zerujacego przerzutnika statycznego typu RS 2 oraz jednoczesnie do bloku wskazników 3, gdzie powoduja swiecenie odpowiednich wskazników poziomów statycznych. Sygnal wyjsciowy C z przerzutnika 2 jest doprowadzony do wejscia ukladu pamietajacego 4 np. do wejscia zliczajacego licznika, którego sygnaly wyjsciowe dochodza do tej czesci bloku wskazników 3, która wyswietla informacje o stanie licznika czyli o ilosci zliczonych impulsów.Odpowiednia zmiana poziomu sygnalów wyjsciowych A i B z detektora 1 oznacza pojawienie sie na wejsciu detektora sygnalu logicznego „O" lub „i". Brak zmiany wartosci logicznych sygnalów A i B oznacza, ze wejscie detektora nie posiada kontaktu galwanicznego z badanym obwodem, badz ze poziom napiecia w badanym punkcie obwodu odpowiada zakresowi napiec pomiedzy zakresami okreslonymi dla „O" i „i" logicznej. Sygnaly A i B zdetektora doprowadzone do bloku wskazników 3 powoduja sygnalizowanie poziomów statycznych, a doprowadzone do przerzutnika statycznego typu RS 2 okreslaja poziom logiczny sygnalu wyjsciowego C przerzutnika. Zmiana wartosci sygnalu C z przerzutnika jest mozliwa tylko wtedy, gdy nastepuje zmiana wartosci logicznej sygnalu wejsciowego X do próbnika. Dla wartosci posrednich napiec na wejsciu próbnika czy w przypadku braku kontaktu wejscia próbnika z badanym ukladem, wartosc sygnalu C z przerzut¬ nika nie ulega zmianie, gdyz przerzutnik „pamieta" wartosc sygnalu C. Zmiana sygnalu C jest mozliwa tylko w przypadku wykrycia przez detektor 1 wartosci logicznej sygnalu wejsciowego X przeciwnej do wartosci logicznej, która wczesniej spowodowala okreslony stan sygnalu C.W przypadku, gdy detektor 1 nie wykrywa zadnej z obu mozliwych wartosci logicznych sygnalu wejsciowego, sygnaly A i B maja wartosc, przy których sygnal wyjsciowy C z przerzutnika zachowuje swoja dotychczasowa wartosc.Zastrzezenie patentowe Próbnik sygnalów logicznych przeznaczony zwlaszcza do wykrywania zmian stanów sygna¬ lów logicznych zawierajacy detektor poziomów, uklad pamietajacy korzystnie licznik i wskaznik, do którego wejsc sa doprowadzone sygnaly wyjsciowe z detektora poziomów i ukladu pamietaja¬ cego oraz przerzutnik statyczny typu RS, znamienny tym, ze przerzutnik statyczny RS (2) jest wlaczony miedzy detektorem poziomów (1), a ukladem pamietajacym (4). 1 r B r A i o r Pracownia Poligraficzna UP PRL. Naklad 100 cgz.Cena 100 zl PLThe subject of the invention is a logic signal sampler used in particular for detecting changes in the state of logic signals. In known probes, the determination of static states is carried out by means of level detectors with pointers. These devices signal both the logical state of any point of the tested circuit, the existence of pulses or a series of pulses, as well as the voltage level corresponding to an illegal intermediate state or a break in the tested system. State changes are detected by univibrators or memory systems, such as static trigger type RS or dynamic type JK, or a meter such as in a logic network tester according to patent No. 90390. Known systems of probes also signal the occurrence of pulses at the time of connecting the probe probe or its disconnection, or also with complete absence of contact, i.e. when the probe is not permanently shorted to the tested point of the logic circuit This is due to the fact that in most logical (digital) elements an open input corresponds to the presence of a certain logic level on this input. This causes the receipt of erroneous information about the non-existent changes in the states of logical signals. In addition, in the case of slow changes in the input signal, there is often a need to use a Schmitt trigger on the input of a counter or univibrator in order to obtain a slope of an appropriate steepness. The tester according to the invention includes a level detector with an indicator block and a memory system, e.g. the pulse counter has an RS type static trigger between the detector and the counter. . The output signals from the detector, the changes of which are signaled by the appearance of the logic "O" or "i" input, are supplied to the indicator block and to the flip-flop, whose output signal is fed to the counter. The output signals from the counter reach the appropriate part of the indicator block The output signal from the RS type flip-flop changes its value only when there is a change in the logical value of the input signal to the probe, For intermediate values of the voltage at the input or no contact of the probe input with the logic system under test, the signal value the output flip-flop is not changed. According to the invention, the tester of logic signals with an RS flip-flop according to the invention, thanks to the use of a flip-flop, provides real information about changes in the states of logic signals, moreover, due to the use of the RS flip-flop, there is no need to use a Schmitt trigger. block circuit of the probe The system consists of a level detector 1, to the input of which the tested logic signals X are connected. Signals A and B at the output of detector 1 signaling the level of the input signal X are supplied to the setting and reset input of the RS 2 static flip-flop and simultaneously to the indicator block 3, where they light up the corresponding indicators of static levels. The output signal C from the trigger 2 is led to the input of the memory circuit 4, e.g. to the input of the counter, whose output signals reach the part of the indicator block 3, which displays information about the counter status, i.e. the number of counted pulses. Appropriate change of the level of output signals A and B from detector 1 means the appearance of the logic signal "O" or "i" on the detector input. No change of logical values of A and B signals means that the detector input has no galvanic contact with the tested circuit, or that the voltage level at the tested point of the circuit corresponds to the voltage range between the logical ranges between "O" and "i". The signals A and B of the detector connected to the indicator block 3 cause the signaling of the static levels, and connected to the static trigger of the RS type 2, they define the logic level of the output signal C of the flip-flop. Changing the value of the C signal from the toggle is only possible when there is a change in the logic value of the input signal X to the probe. For intermediate values of the voltages at the tester input or in the absence of contact between the tester input and the tested system, the value of the C signal from the flip-flop does not change, because the flip-flop remembers the value of the C signal. Changing the C signal is possible only when detected by the detector 1 logical value of the input signal X opposite to the logical value that previously caused a certain state of the CW signal.In the case when the detector 1 detects neither of the two possible logical values of the input signal, the signals A and B have the value at which the output signal C from the flip-flop retains its current status Values Patent claim A logic signal tester is designed especially for detecting changes in the state of logic signals, including a level detector, a memory circuit, preferably a counter and an indicator, to which the output signals from the level detector and the memory circuit are fed, and a static trigger of the RS type, characteristic that with the transfer The static ik RS (2) is connected between the level detector (1) and the storage device (4). 1 r B r A and o r Printing studio of the Polish People's Republic. Mintage 100 cgz Price PLN 100 PL