Przedmiotem wynalazku jest uklad obróbki wizji w azymucie, majacy zastosowanie zwlaszcza w radiolokacji. Znane uklady obróbki wizji w azymucie dziela sie na dwie podstawowe grupy. Sa to uklady integracji azymutalnej i uklady sluzace do eliminacji zaklócen asynchronicznych.Uklady integracji azymutalnej zlozone sa z sumatora z mozliwoscia blokady przeniesien, pamieci RAM lub rejestrów przesuwnych, dekodera stanu sumatora oraz bloku sterowania. Uklady sluzace do eliminacji zaklócen asynchronicznych realizuja ich eliminacje droga przemnazania wizji z co najmniej trzech kolejnych sondowan na bazie dodatkowego wyposazenia do ukladu przetwarzania wizji, w postaci rejestrów przesuwnych. Niekorzystna cecha ukladów integracji azymutalnej jest ich skomplikowana budowa oraz koniecznosc pamietania sygnalów blokady przeniesien, co powoduje zwiekszanie wymaganej pojemnosci pamieci RAM, Ponadto uklady te pozwalaja na operowanie wylacznie jednobitowa wizja, a szczególnie trudna jest realizacja sumatora o nieliniowej charakterystyce.Uklad obróbki wizji w azymucie wedlug wynalazku zlozony z pamieci RAM charakteryzuje sie tym, ze wyjscie danych pamieci RAM polaczone jest z czescia wejscia adresowego pamieci stalej, której czesc wyjscia danych, poprzez bufor, polaczona jest z wejsciem danych pamieci RAM. Do pozostalej czesci wejscia adresowego pamieci stalej doprowadzany jest z poprzedzajacych ukladów sygnal wizji, który po przetworzeniu jest odbierany z pozostalej czesci wyjscia danych pamieci stalej.Korzystna cecha ukladu wedlug wynalazku jest mozliwosc uzyskania dowolnej charakterystyki obróbki wizji w azymucie droga wymiany pamieci stalej. Ponadto uklad cechuje prosta konstrukcja i wymaga on znacznie mniejszej pojemnosci pamieci RAM i ilosci obwodów towarzyszacych w porównaniu z dotychczas stosowanymi ukladami.2 135 683 . Uklad wedlug wynalazku jest pokazany w przykladzie wykonania na rysunku przedstawiajacym jego schemat blokowy. Wyjscie danych pamieci RAM 1 polaczone jest z czescia wejscia adresowego pamieci PROM 2f której czesc wyjscia danych, poprzez bufor 3 w postaci szeregu przerzutników zatrzaskiwanych poziomem, polaczona jest z wejsciem danych pamieci RAM 1* Do pozostalej czesci wejscia adresowego pamieci PROM 2 doprowadzony jest z poprzedzajacych ukladów sygnal wizji, który po przetworzeniu jest odbierany z pozostalej czesci wyjscia danych pamieci PROM 2.Dzialanie ukladu wedlug wynalazku jest nastepujace: przejscie z jednego do drugiego stanu funkcji rekurencyjnej odbywa sie w trakcie trwania jednego adresu pamieci RAM 1. Najpierw dokonuje sie odczytu z pamieci RAM 1 wartosci funkcji rekurencyjnej z poprzedniego sondowania okreslonej dla tej damej komórki odleglosciowej. Nastepnie na podstawie wizji biezacej i wartosci funkcji odczytanej z pamieci RAB! 1 tworzy sie adres, po którym z pamieci HIOM 2 odczytuje sie nowa wartosc funkcji, która nastepnie zapisuje sie pod ten sam adres do pamieci RAM 1.Sygnal wizji " po obróbce" uzyskuje sie z wyjscia danych pamieci PROM 2 w zaleznosci od adresujacej sekwencji. Buforowanie wejscia pamieci RAM 1 ma na celu podtrzymanie danych w czasie ich zapisu. Ilosc slów w pamieci RAM 1 uzalezniona jest od zakresu odleglosci w jakiej ma byc obrabiany sygnal wizyjny i od wymaganej rozdzielczosci odleglosciowej* Uklad wedlug wynalazku znajduje zastosowanie jako nieliniowy integrator azymutalny lub jako uklad eliminacji zaklócen asynchronicznych.Zastrzezenie patentowe Uklad obróbki wizji w azymucie zlozony z pamieci RAM, znamienny tym, ze wyjscie danych pamiecia RAM /l/ polaczone jest z czescia wejscia adresowego pamieci stalej /2/f której czesc wyjsc danych, poprzez bufor /3/f polaczona jest z wejsciem danych pamieci RAM /l/f a do pozostalej czesci wejscia adresowego pamieci stalej /2/ doprowadzany jest z poprzedzajacych ukladów sygnal wizji, który po przetworzeniu jest odbierany z pozostalej czesci wyjscia danych pamieci stalej /2/.135 683 PLThe subject of the invention is an azimuth vision processing system which is used especially in radiolocation. The known azimuth vision processing systems are divided into two basic groups. These are azimuth integration circuits and asynchronous noise suppression circuits. Azimuthal integration circuits consist of an adder with carry lock, RAM or shift registers, adder state decoder and control block. The systems for the elimination of asynchronous disturbances carry out their elimination by the path of vision multiplication from at least three consecutive probes based on additional equipment for the vision processing system, in the form of shift registers. The disadvantage of the azimuthal integration systems is their complicated structure and the need to remember the transfer lock signals, which increases the required RAM capacity. Moreover, these systems allow only one-bit vision to be operated, and it is particularly difficult to implement a non-linear adder. According to the invention, the RAM composed of a RAM memory is characterized in that the data output of the RAM memory is connected to a memory address input portion, the data output portion of which, via a buffer, is connected to the data input of the RAM memory. The remaining part of the persistent memory address input is fed from the preceding circuits with the video signal, which after processing is received from the remaining part of the persistent memory data output. An advantageous feature of the system according to the invention is the possibility of obtaining any video processing characteristics in azimuth by the exchange path of the persistent memory. In addition, the system is characterized by a simple structure and requires much less RAM memory capacity and the number of accompanying circuits compared to the previously used systems.2 135 683. The system according to the invention is shown in an exemplary embodiment in the drawing showing its block diagram. The RAM 1 data output is connected to the PROM 2 memory address input part, the data output part of which, through the buffer 3 in the form of a series of level latches, is connected to the RAM 1 data input * The rest of the PROM 2 memory address input is connected to the preceding According to the invention, the operation of the circuit according to the invention is as follows: the transition from one state to another of the recursive function takes place during the duration of one RAM memory address 1. First, the memory is read from the memory RAM 1 of the value of the recursive function from the previous poll determined for this lady ranging cell. Then, based on the current video and the function value read from the RAB memory! 1, an address is created, after which the new value of the function is read from the HIOM 2 memory, which is then written to the same address in the RAM memory 1. The video signal "after processing" is obtained from the data output of the PROM 2 memory depending on the addressing sequence. The purpose of buffering the RAM 1 input is to maintain the data while it is being written. The number of words in the RAM 1 memory depends on the distance range in which the video signal is to be processed and on the required distance resolution * The system according to the invention is used as a non-linear azimuth integrator or as a system for eliminating asynchronous interference. RAM, characterized in that the data output of the RAM memory / l / is connected to the address part of the permanent memory / 2 / f of which part of the data outputs, through the buffer / 3 / f is connected to the data input of the RAM memory / l / f to the remaining part input of the fixed memory address / 2 / video signal is supplied from the preceding circuits, which, after processing, is received from the remaining part of the fixed memory data output /2/.135 683 EN