PL152983B1 - Sposób i urządzenie do pomiaru impedancji, rezystancji i reaktancji pętli zwarciowej sieci energetycznej - Google Patents

Description

RZECZPOSPOLITA OPIS PATENTOWY 152 983 POLSKA

Patent dodatkowy do patentu nrZgłoszono: 86 07 28 (P. 260830)

Int. Cl.^s G®1R 27/16

Pierwszeństwo URZĄD

Zgłoszenie ogłoszono: 88 05 12

Opis patentowy opublikowano: 1991 07 31

PATENTOWY

RP

Twórcy wynalazku: Krzysztof Kamiński, Andrzej Czamomski

Uprawniony z patentu: Fabryka Mierników i Komputerów „ERA“ im. Janka Krasickiego, Warszawa (Polska)

Sposób i urządzenie do pomiaru impedancji, rezystancji i reaktancji pętli zwarciowej sieci energetycznej

Przedmiotem wynalazku jest sposób i urządzenie do pomiaru impedancji, rezystancji i reaktancji pętli zwarciowej sieci energetycznej.

Znany z polskiego opisu patentowego nr 94166 sposób pomiaru rezystancji lub impedancji pętli zwarciowej polega na tym, że badany obwód obciąża się na jeden półokres napięcia sieci i określa wartość szczytową napięcia w tym półokresie - a w półokresie lub kilku półokresach o tej samej bigunowości bezpośrednio poprzedzających półokres, w którym włączone jest . obciążenie pomiarowe, lub następujących po tym półokresie określa się wartość szczytową napięcia sieci energetycznej nieobciążonej i doprowadza obie wartości szczytowe do układu pomiarowego reagującego na stosunek napięć i zawierającego miernik wyskalowany wjednostkach rezystancji. Sposób ten realizowany jest za pomocą urządzenia wyposażonego w człony: obiążający, sterujący i pomiarowy przyłączone równolegle do zacisków. Człon obciążający złożony jest z łącznika tyrystorowego połączonego szeregowo z rezystorem obciążającym. Zasadniczą niedogodnością wynikającą ze stosowania tego sposobu i urządzenia jest wpływ reaktancji pętli zwarciowej na dokładność pomiaru zarówno impedancji jak i rezystancji zwarciowej. Błąd wynikający z przyjęcia za miarę wielkości mierzonej stosunku modułów napięć w okresie obciążenia i poza tym okresem - .zamiast dla impedancji modułu wektorowej różnicy napięć jest błędem metody.

Z kolei znany z polskiego opisu patentowego. 75168 sposób bezpośredniego pomiaru rezystancji lub impedancji pętli zwarciowej polega na regulowaniu stosunku reaktancji i rezystancji członu obciążającego do wartości równej stosunkowi rezystancji i reaktancji pętli - zwarciowej. Urządzenie według tego wynalazku zawiera w członie obciążającym połączone ze sobą szeregowo rezystancję regulacyjną i reaktancję regulacyjną. Wadami tego sposobu i urządzenia są duże rozmiary i duży ciężar, złożony proces obsługi i wynikający z tego długi czas pomiaru.

152 983

Znany jest również z polskiego opisu patentowego nr 73 243 sposób pomiaru rezystancji pętli zwarciowej w urządzeniach elektronicznych niskiego napięcia polegający na tym, że badany obwód obciąża się prądem pomiarowym cyklicznie co drugi okres napięcia i mierzy się stosunek lub różnicę napięć w okresie obciążenia i nieobciążenia.

Natomiast znany z polskiego opisu patentowego nr 83 420 sposób pomiarów parametrów pętli zwarcia polega na tym, - że napięcia obwodu badanego w okresie obciążenia i nieobciążenia doprowadza Się do oddzielnych ' wejść układu- pomiarowego, który posiada środkowy zacisk wejściowy.

W znanym z polskiego opisu patentowego nr 98186 sposobie pomiaru impedancji pętli zwarciowej łącznik półprzewodnikowy w gałęzi obciążenia jest z obwodu napięciowego.

Urządzenie znane z polskiego opisu patentowego nr 92 795 'posiada dzielnik szeregowy złożony z rezystora i nieliniowego rezystora, który zmniejsza napięcie pomiarowe w stanie nieobciążonym w celu eliminacji wpływu spadku napięcia na łączniku tranzystorowym.

W urządzeniu do pomiaru pętli zwarciowej znanym z polskiego opisu patentowego 128417 rezystor wzorcowy znajdujący się w gałęzi obciążenia połączony jest z członem sterującym, który ma dwa wyjścia sterujące połączone z dwoma wejściami sterującymi członu pomiarowego.

Urządzenie do pomiaru impedancji pętli zwarciowej znane z polskiego opisu patentowego nr

128 597 wyposażone jest w linię opóźniającą umożliwiającą nałożenie na siebie w czasie sygnałów napięć w stanie obciążenia i w stanie nieobciążenia, co pozwala na bezpośredni pomiar ich różnicy proporcjonalnej do impedancji pętli zwarcia.

Urządzenie do pomiaru impedancji pętli zwarciowej znane z polskiego opisu patentowego nr

129 468 posiada dwa łączniki sterowane przyłączające dwa sygnały pomiarowe, w tym jeden przez linię opóźniającą do układu pomiarowego.

Sposób i urządzenie do bezpośredniego pomiaru rezystancji lub impedancji pętli zwarciowej znane z polskiego opisu patentowego nr 132 086 polega na tym, że człon pomiarowy dołącza się do napięcia sieci nieobciążonej i obciążonej w tak wybranych przedziałach czasu, aby wyeliminować wpływ stanów nieustalonych na wynik pomiaru.

Sposób pomiaru wynalazku polega na tym, że do badanego obwodu przyłącza się kolejno na półokres napięcia sieci dwa człony obciążające o różnych rezystancjach. Napięcia maksymalne powstające na członach oraz napięcia maksymalne sieci nieobciążonej lub obciążonej zostają doprowadzone do pamięci kondensatorowych, a następnie przetworzone w przetwornikach analogowo-cyfrowych na wielkości liczbowe. Te wielkości liczbowe doprowadzone do wejść adresowych ' scalonej pamięci półprzewodnikowej wywoąują na jej wyjściu zapisaną tam uprzednio wartość impedancji lub rezystancji lub reaktancji będącą funkcją matematyczną wartości napięć na obydwu członach' obciążających i napięcia sieci nieobciążonej. Wartość liczbowa impedancji lub rezystancji lub reaktacji na wyjściu pamięci półprzewodnikowej jest doporwadzana do wyświetlacza cyfrowego i wyświetlana.

Korzystnym dla wykorzystania pojemności - pamięci półprzewodnikowej jest doprowadzenie napięć z pamięci kondenstatorowych: z pierwszego członu obciążającego i bez obciążenia do jednego, a z drugiego członu obciążającego i bez obciążenia do drugiego dzielnika analogowego, a następnie wyjść z tych dzielników do dwóch przetworników analogowo-cyfrowych - i dalej jak poprzednio.

Istota urządzenia do pomiaru impedancji, rezystancji i reaktancji pętli zwarciowej sieci energetycznej polega na tym, że wejścia sterujące łącznika pierwszego połączonego z impedorem pierwszym, łącznika drugiego połączonego z -impedorem drugim powodujących znaczne obciążenie oraz łącznika trzeciego połączonego z impedorem trzecim powodującym nieznaczne obciążenie sicie są połączone z wyjściami układu sterującego, którego pozostałe wyjścia są połączone z wejściami pierwszej, drugiej i trzeciej pamięci analogowej oraz z wejściem wybierającym -pamięci trwałej, której wyjście jest połączone w wyświetlaczem cyfrowym a jej wejścia - zapisujące są połączone z wyjściami pierwszego, drugiego i trzeciego przetwornika analogowo-cyfrowego, przy czym wejście pierwszego przetwornika analogowo-cyfrowego jest połączone z wyjściem pierwszej pamięci analogowej załączonej na wyjście pierwszego impedora, wejście drugiego -przetwornika analogowo-cyfrowego jest połączone z wyjściem drugiej pamięci analogowej załączonej na wyjście drugiego impedora, a wejście trzeciego przetwornika analogowo-cyfrowego jest połączone z wyjś152 983 3 ciem trzeciej pamięci analogowej połączonej bezpośrednio z trzecim łącznikiem lub trzecim impedorem obciążającym nieznacznie sieć energetyczną.

Urządzenie według wynalazku posiada dwuczłonowy dzielnik analogowy ilorazowy załączony na wyjścia trzech pamięci analogowych, przy czym wyjście pierwszego członu dzielnika jest połączone z wejściem pierwszego przetwornika analogowo-cyfrowego, a wyjście drugiego członu dzielnika jest połączone z wejściem drugiego przetwornika analogowo-cyfrowego.

Zaletami sposobu i urządzenia do pomiaru impedancji, rezystancji łub reaktancji pętli zwarciowej sieci energetycznej są: bezpośrednie odczytywanie wyniku pomiaru, wyeliminowanie błędu metody spowodowanego wpływem reaktancji, bezpieczeństwo obsługi i osób postronnych, małe wymiary i ciężar urządzenia oraz wygoda w obsłudze.

Urządzenie jest bliżej objaśnione na rysunku, na którym fig. 1 przedstawia schemat blokowy urządzenia, a fig. 2 - schemat blokowy tego urządzenia z zastosowaniem do sterowania pamięci trwałej dzielnika ilorazowego.

Urządzenie przedstawione na fig. 1 zawiera trzy niezależne łączniki 1,2,3 załączające obciążając sieć w postaci rezystorów 4,5,6. Łącznik 1 jest połączony szeregowo z rezystorem 4 wywołującym znaczny spadek napięcia Ui obciążającego sieć. Łącznik dwa jest połączona szeregowo z rezystorem 5 o odmiennej wartości rezystancji w stosunku do rezystora 4 lecz obciążającym również w znacznym stopniu sieć energetyczną - dając spadek napięcia U2. Łącznik 3 jest połączony z rezystorem 6 obciążającym nieznacznie sieć energetyczną - dając spadek napięcia Uo. Wejścia sterujące łączników 1,2,3 są połączone z wyjściami układu sterującego 15, którego trzy pozostałe wyjścia są połączone z wejściami dodatkowymi pamięci analogowych 7,8,9, przy czym wejście główne pamięci analogowej 7 jest połączone z - rezystorem 4, wejście główne pamięci analogowej 8 jest połączone z rezystorem 5, a wejście główne pamięci analogowej 9 jest połączone z rezystorem 6. Niezależnie wyjścia pamięci analogowych 7, 8, 9 są połączone z wejściami przetworników analogowo-cyfrowych 10,11,12, których wyjścia są połączone z wejściami zapisującymi pamięci trwałej 13. Wejście .wybierające pamięci trwałej 13 jest połączone z wyjściem układu sterującego 15, a na wyjście pamięci trwałej 13 jest załączony wyświetlacz cyfrowy 14.

W urządzeniu przedstawionym na fig. 2 wyjścia pamięci analogowych 9 i 7 przyłączone są do dzielnika analogowego 16, a wyjścia pamięci analogowych 9 i 8 przyłączone są do dzielnika analogowego 17. Wyjścia dzielników 16 i 17 przyłączone są do wejść przetworników analogowocyfrowych 10 i 11, których wyjścia są połączone z wejściami adresowymi pamięci trwałej 13. Wykorzystanie dzielników analogowych 16 i 17 do obliczania ilorazów napięć U5 i Ue oraz U4 i Ue, a następnie wykorzystanie obliczonych ilorazów w postaci cyfrowej jako sygnałów wejściowych dla pamięci półprzewodnikowej 13 jest korzystne dla wykorzystania pojemności pamięci 13.

Realizując sposób pomiaru według wynalazku należy wykonać przykładowo następujące czynności: obciążenie sieci energetycznej dużą rezystancją i zarejestrowanie oraz przechowanie w postaci cyfrowej napięcia Ue sieci obciążonej dużą rezystancją, obciążenie sieci małą rezystancją pierwszą i zarejestrowanie oraz przechowanie w postaci cyfrowej napięcia U5 sieci obciążonej małą rezystancją pierwszą, obciążenie sieci małą rezystancją drugą różną od małej rezystancji pierwszej i zarejestrowanie oraz przechowywanie w pamięci cyfrowej napięcia U4 sieci obciążonej małą rezystancją drugą, doprowadzenie napięć Ue, Ue i U4 do układu przetwarzającego te napięcia w nich funkcję która jest impedancją lub rezystancją pętli zwarciowej, doprowadzenie sygnału wyjściowego układu przetwarzającego do urządzenia umożliwiającego odczytanie wartości sygnału operatorowi.

Sposób pomiaru impedancji pętli zwarciowej według wynalazku ogranicza czas obciążenia sieci do dwóch półokresów, co oznacza że zakłócenia w sieci praktycznie nie istnieją. Do zalet sposobu i urządzenia według wynalazku należy również mała ilość energii wydzielanej w impedorach obciążających co pozwala na ograniczenie wymiarów i ciężaru urządzenia.

152 983

Claims (3)

Zastrzeżenia patentowi

1. Sposób pomiaru impedacji, rezystancji i reaktancji pętli zwarciowej sieci energetycznej wykorzystujący zmiany napięcia przy obciążeniu sieci rezystorami pomiarowymi, znamienny tym, że między przewody ochronny i fazowy włącza się kolejno w krótkim czasie trzy różne iwkjfttBfy ^pomiarowe^, z . ^kt^ór^yc^h jeden ma rez^ystancj^{ę d}uż^ą a ^dwa mają rwtyltilfiĆję mterzy s^ię i przechowuje w - elementach pamięciowych analogowych Wartości napięć na tych rezystorach podczas przyłączania do sieci, a następnie przetwarza i doprowadza jednocześnie te wartości napięć 0Θ wejść układu przetwarzającego je na wyjściu w ich funkcję, która jest ifflfMKOAeją lufe rezystancją lub reaktancją pętli zwarciowej.

2. Urządzenie do pomiaru impedancji, rezystancji i reaktancji pętli zwarciowej sieci energetycznej zawierające elementy pamięci, przetworniki analogowo-cyfrowe i układ BtefU^f^ł pósi&dające równoległe gałęzie, znamienne tym, że posiada dołączona do MełskóW trzy równoległe gałęzie, z których każda zawiera łącznik półprzewodnikowy (3,2,1) połączony szeregowo z rezystorem (6, 5,4), oraz posiada półprzewodnikowy element z pamięcią cyfrową, do którego wejść adersowyeh przełączane są wyjścia przetworników analogowo-cyfrowych (12,11,1·) połączonych z pamięciami analogowymi (9,8,7) połączonymi z rezystorami (6,5,4) i w którym umieszczony jest zapis wartości impedancji lub rezystancji lub reaktancji będący funkcją napięć na wejściu 1 wpw^yW&By tymi napięciami na wyjściu.

3. Urządzenie do pomiaru impedancji, rezystancji i reaktancji pętli zwarciowej sieci energetycznej zawierające elementy pamięci, przetworniki analogowo-cyfrowe i układ sterujący oraz posiadające równoległe gałęzie, zeamienne tym, że posiada dołączone do zacisków trzy równoległe gałęzie, z których każda zawiera sterowany łącznik półprzewodnikowy (3,2,1) połątżbiy §żSiregowo z rezystorem (6,5,4) oraz posiada dzielnik analogowy (16), którego Wjćia połączone są z pamięciami analogowymi (9) i (7), a którego wyjście połączone jest z wejściem przetwornika analogowo-cyfrowego (10) połączonego z pamięcią trwałą (13) oraz dzielnik analogowy (17), którego wejścia połączone są z pamięciami analogowymi (9 ί 8), a którego wyjście połączone jesl ϊ wejściem przetwornika analogowo-cyfrowego (11) połączonego z pamięcią trwałą (131).

Fig-1