PL162331B1 - Uklad do odzyskiwania podstawy czasu w demodulatorze sygnalu nadawanegow systemie FFSK, a takze PSK PL - Google Patents

Abstract

U klad do odzyskiw ania pod staw y czasu w dem odu- latorze sygnalu nadaw anego w system ie F F SK , a takze PSK , m ajacy na wejsciu am plifiltr dolnoprzepustow y, znamienny tym , ze w yjscie am plifiltru (AP) polaczone jest szeregow o polaczon ym i kolejno ukladem kluczujaco- calkujacym (U K C ), kom paratorem p oziom ów (KP), pierw szym wejsciem rejestru (R), ukladem kom binacyj- nym (U K ) m ajacym n w ejsc oraz z pierw szym wejsciem ukladu kontroli fazy i usredniacza (UK F), przy czym rejestr (R) m a n wyjsc polaczon ych z n wejsciam i ukladu kom binacyjnego (UK) i rów noczesnie to wyjscie am plifil tru (AP) polaczone jest szeregow o polaczonym i kolejno ukladem kom paratora napiecia (KN), ukladem wydzie- lania zboczy (U W Z ), ukladem regeneracji czestotliw osci (U R C ) n razy w yzszej od czestotliw osci zegarowej fc i z pierw szym wejsciem dzielnika (D ) przez n, natom iast wyjscie dzielnika (D ) stanow i wyjscie czestotliw osci zega- rowej fc i jest jednoczesn ie polaczon e z drugim wejsciem ukladu kontroli fazy i usredniacza (UK F), zas wyjscie ukladu regeneracji czestotliw osci (U R C ) jest dodatkow o polaczon e z drugim w ejsciem ukladu kluczujaco-calkuja- cego (UK C) i z drugim wejsciem (R ), a wyjscie ukladu kontroli fazy i usredniacza (U K F) jest polaczone z drugim wejsciem dzielnika (D ). PL

Description

Przedmiotem wynalazku jest układ do odzyskiwania podstawy czasu w demodulatorze sygnału nadawanego w systemie FFSK, a także PSK.

Wynalazek dotyczy budowy i eksploatacji modemów średniej szybkości transmisji danych, to jest szybkości 600 b/s do 3600 b/s dla zastosowań w łączach radiowych i przewodowych.

Zapotrzebowanie na modemy radiowe i przewodowe o szybkości średniej 600 b/s do 2400 b/s (3600 b/s) wykazuje stałą tendencję zwyżkowaą, co jest związane nie tylko z potrzebą coraz szybszej transmisji danych drogą radiową, ale również z innymi problemami, takimi jak na przykład, cyfrowe selektywne wywołanie zastępujące współcześnie SSW czasowo-częstotliwościowe lub też zdalne sterowanie zespołów nadawczo-odbiorczych stosowane w transmisji przewodowej, na przykład przez komutowane linie telefoniczne. W przypadku zdalnego sterowania zarówno przewodowego, jak i bezprzewodowego stosowane są systemy równoległe (dupleks czasowy), przy których transmisja informacji jest realizowana według zależności 2 X 1200 b/s - 2400 lub 3600 b/s. Pozwala to na uzyskanie pełnego sterowania cyfrowego procesem i eliminację niekorzystnych rozwidleń analogowych.

Łącza radiowe charakteryzują się współcześnie wąskim pasmem częstotliwości, dużą zmiennością wielkości sygnałów oraz możliwością pojawienia się silnych zakłóceń. Takie warunki pracy łącza wykorzystującego modem narzucają jego pracę w systemie FFSK (Fast Freąuency Shift Keyind) - to jest szybkie kluczowanie przesuwu częstotliwości/lub w systemie PSK (Phase Shifr Keying -to jest kluczowanie przesuwu fazy) z ciągłą w tych systemach fazą. Stosuje się kilka modulacji FFSK różniących się między sobą właściwościami widmowymi, czułością oraz stopniem komplikacji układowej odpowiadających im urządzeń (modemów).

W praktycznych zastosowaniach można zamiennie wykorzystywać systemy modulacji PSK i FFSK, gdyż w obróbce cyfrowej sygnału, przebieg zmodulowany PSK po przejściu przez filtry z ograniczonym pasmem - np. filtry dolnoprzepustowe, jest podobny do przebiegu zmodulowanego FFSK. Z punktu widzenia obróbki sygnału oba przebiegi będą nośnikiem tej samej informacji cyfrowej. O zastosowaniu danego typu modulacji decydują parametry dostępnego kanału łączności i parametry systemu łączności, w któym modem ma pracować. Dla szybkości transmisji wyższych jak średnia 4800 b/s i więcej/ stosuje się w praktyce inne niż FFSK lub PSK systemy modulacji.

162 331

Problemem jest realizacja demodulatora mającego charakter urządzenia uniwersalnego, pracującego z szybkościami 600 b/s do 3600 b/s o dużej czułości mającego prostą, jednolitą budowę konstrukcji i możliwość przełączania szybkości i rodzaju modulacji.

Znane są i stosowane powszechnie w technice układy demodulatorów zawierające dekoder danych wejściowych, współpracujący z jednym lub więcej filtrem lub układem filtrów oraz z komparatorem. Demodulatory tego typu nie nadają się do zastosowań w układach wymagających średniej szybkości transmisji utrzymywanych w przedziale od 600 b/s do 3600 b/s.

Wynalazek rozwiązuje zagadnienie opracowania nowego układu odzyskiwania z sygnału FFSK, a także PSK, podstawy czasu w demodulatorze sygnału FFSK, a także PSK.

Istotą wynalazku jest układ do odzyskiwania podstawy czasu w demodulatorze sygnału nadawanego w systemie FFSK a także PSK, mający na wejściu amplifiltr dolnoprzepustowy, charakterystyczny tym, że wyjście amplifiltru połączone jest z szeregowo połączonymi kolejno układem kluczująco-całkującym, komparatorem poziomów, pierwszym wejściem rejestru, układem kombinacyjnym mającym n wejść oraz z pierwszym wejściem układu kontroli fazy i uśredniacza. Wymieniony rejestr ma n wyjść połączonych z n wejściami wymienionego układu kombinacyjnego. Równocześnie to wyjście amplifiltru połączone jest z szeregowo połączonymi kolejno układem komparatora napięcia, układem wydzielania zboczy, układem regeneracji częstotliwości n razy wyższej od częstotliwości zegarowej i z pierwszym wejściem dzielnika przez n. Wyjście tego dzielnika stanowi wyjście częstotliwości zegarowej i jest jednocześnie połączone z drugim wejściem wymienionego układu kontroli fazy i uśredniacza. Wyjście układu regeneracji częstotliwości jest dodatkowo połączone z drugim wejściem układu kluczująco-całkującego i drugim wejściem rejestru, a wyjście układu kontroli fazy i uśredniacza jest połączone z drugim wejściem dzielnika. Zastosowany w demodulatorze według wynalazku układ regeneracji podstawy czasu pracuje w oparciu o cyfrową pętlę PLL.

Układ według wynalazku może być zrealizowany w technice układów dyskretnych, w technice mikroprocesorowej lub jako układ hybrydowy. Odzyskiwanie podstawy czasu w demodulatorze sygnału nadawanego w systemie FFSK, a także PSK polega na tym, że do regeneracji podstawy czasu są wykorzystane wszystkie momenty charakterystyczne przebiegu analogowego transmisji danych realizowanej w systemie FFSK, a także PSK, a zwłaszcza przejścia przez zero, z czego jest odtwarzany przebieg o częstotliwości n-krotnie wyższej niż częstotliwość podstawy czasu modulacji, a częstotliwość tego przebiegu dzieli się n-krotnie. Właściwa faza podstawy czasu jest odzyskiwana przez wybieranie sekwencji uzyskiwanej z kluczowania i całkowania przebiegu wejściowego sygnałem zegarowym o częstotliwości n-razy wyższej niż podstawa czasu.

Wynalazek jest szczegółowo opisany w przykładzie wykonania i zobrazowany na rysunku, w postaci schematu blokowego układu.

Jak pokazano na rysunku układ demodulatora do odzyskiwania podstawy czasu z sygnału nadawanego w systemie FFSK, a także PSK, ma na wejściu usytuowany amplifiltr dolnoprzepustowy AP. Wyjście amplifiltra AP połączone jest z szeregowo połączonymi kolejno układem kluczująco-całkującym UKC, komparatorem poziomów KP, pierwszym wejściem rejestru R, układem kombinacyjnym UK mającym n wejść oraz z pierwszym wejściem układu kontroli fazy i uśredniacza UKF. Rejestr R ma n wyjść połączonych z n wejściami układu kombinacyjnego UK. Równocześnie to wyjście amplifiltra AP połączone jest z szeregowo połączonymi kolejno układem komparatora napięcia KN, układem wydzielania zboczy UWZ, układem regeneracji częstotliwości URC n razy wyższej od częstotliwości zegarowej fc i z pierwszym wejściem dzielnika D przez n. Wyjście dzielnika D stanowi wyjście częstotliwości zegarowej fc i jest jednocześnie połączone z drugim wejściem układu kontroli fazy i uśredniacza UKF. Wyjście układu regeneracji częstotliwości URC jest dodatkowo połączone z drugim wejściem układu kluczująco-całkującego UKC i z drugim wejściem rejestru R, a wyjście układu kontroli fazy i uśredniacza UKF jest połączone z drugim wejściem dzielnika D.

Wszystkie momenty charakterystyczne dla danej szybkości wejściowego przebiegu FFSK, w postaci przejść przez zero w czasie trwania jednego bitu, przykładowo n = 3, podaje się na układ regeneracji częstotliwości URC, na którego wyjściu uzyskuje się przebieg o częstotliwości 3-krotnie wyższej niż częstotliwość zegarowa fc. Częstotliwość tę dzieli się w dzielniku D przez 3. Sygnałem o częstotliwości 3-krotnie wyższej niż zegarowa fc kluczuje się i całkuje wejściowy przebieg FFSK

162 331 v/ układzie kluczująco-całkującym UKC, a uzyskana sekwencja charakterystyczna służy w układach kombinacyjnym UK i kontoli fazy i uśredniacza UKF do wyznaczenia właściwej fazy przebiegu zegarowego fc.

Opisany przykładowo układ demodulatora pozwala na odzyskanie podstawy czasu o niskim poziomie fluktuacji fazy nawet z zaszumionego sygnału FFSK - czy PSK. Ponadto odzyskana podstawa czasu ma jednoznacznie określoną fazę w stosunku do danych zawartych w sygnale FFSK i PSK. Taka podstawa czasu pozwala na przeprowadzenie demodulacji danych z zachowaniem dużej czułości.

Departament Wydawnictw UP RP. Nakład 90 egz.

Cena 10 000 zł

Claims (1)

1. Zastrzeżenie patento we

   Układ do odzyskiwania podstawy czasu w demodulatorze sygnału nadawanego w systemie FFSK, a także PSK, mający na wejściu amplifiltr dolnoprzepustowy, znamienny tym, że wyjście amplifiltru (AP) połączone jest szeregowo połączonymi kolejno układem kluczująco-całkującym (UKC), komparatorem poziomów (KP), pierwszym wejściem rejestru (R), układem kombinacyjnym (UK) mającym n wejść oraz z pierwszym wejściem układu kontroli fazy i uśredniacza (UKF), przy czym rejestr (R) ma n wyjść połączonych z n wejściami układu kombinacyjnego (UK) i równocześnie to wyjście amplifiltru (AP) połączone jest szeregowo połączonymi kolejno układem komparatora napięcia (KN), układem wydzielania zboczy (UWZ), układem regeneracji częstotliwości (URC) n razy wyższej od częstotliwości zegarowej fc i z pierwszym wejściem dzielnika (D) przez n, natomiast wyjście dzielnika (D) stanowi wyjście częstotliwości zegarowej fc i jest jednocześnie połączone z drugim wejściem układu kontroli fazy i uśredniacza (UKF), zaś wyjście układu regeneracji częstotliwości (URC) jest dodatkowo połączone z drugim wejściem układu kluczującocałkującego (UKC) i z drugim wejściem (R), a wyjście układu kontroli fazy i uśredniacza (UKF) jest połączone z drugim wejściem dzielnika (D).