PL164183B1 - Układ wejść dwustanowych systemów mikroprocesorowych automatyzacji obiektów przemysłowych - Google Patents

Abstract

Układ wejść dwustanowych systemów mikroprocesorowych automatyzacji obiektów przemysłowych. zawierający blok biernego kształtowania sygnałówobiektowych połączony poprzez blok czynnego kształtowania sygnałów obiektowych z blokiem filtracji, który z kolei poprzez rejestr danych obiektowych Jest połączony z magistralą mikroprocesora, zaopatrzony w blok adresowy połączony z jednej strony z magistralą mikroprocesora, zaś z drugiej strony, poprzez blok sterowania, ze sterującym wejściem rejestru danych, przy czym blok sterowania Jest również połączony z magistralą mikroprocesora, znamienny tym, że ma rejestr (8) testowania, którego wejścia są połączone z magistralą (5) mikroprocesora, zaś wyjścia z blokiem (2) czynnego kształtowania sygnałówobiektowych, przy czym blok (9) sterowania rejestrem (8) testowania, którego sterującewejścia są połączone z magistralą(Sj mikroprocesora oraz z wyjściem adresowego bloku (8) ma wyjście sygnału (SZT) zapisu słowa testowego połączone bezpośrednio z Jednym wejściem rejestru (8) testowania, natomiast wyjścia sygnału (SZP) zerowania testowania oraz sygnału (SPT) początku testowania są połączone poprzez przerzutnlk (10J z wejściem sygnału (STS) transmisji słowa testowego rejestru (8) testowania, który to sygnał (STS) wyzwala transmisję danych rejestru (8) do bloku (2) czynnego kształtowania sygnałów obiektowych.

Description

Przedmiotem wynalazku jest elektroniczny układ wejść dwustanowych systemów mikroprocesorowych automatyzacji obiektów przemysłowych przeznaczony do stosowania zwłaszcza w systemach sterowania i kontroli bloków energetycznych.

Znane są z literatury mikroprocesorowe systemy stosowane do automatyzacji obiektów przemysłowych, które zawierają elektroniczne układy wejść dwustanowych. W układach tych blok biernego kształtowania sygnałów obiektowych Jest połączony poprzez blok czynnego kształtowania sygnałów obiektowych z blokiem filtracji, którego wyjścia z kolei są połączone z wejściem rejestru danych obiektowych. Wyjścia rejestru danych są połączone z magistralą mikroprocesora. Blok adresowy układu jest połączony z jednej strony z magistralą mikroprocesora, zaś z drugiej strony poprzez układ sterowania z wejściem sterującym wymienionego uprzednio rejestru danych. Układ sterowania jest połączony również z magistralą mikroprocesora. Kontrola torów sygnałowych w znanych układach wejść dwustanowych może się odbywać wyłącznie przez rozpięcie przewodów łączących inicjatory obiektowe - źródło sygnału z modułem dwustanowym. W przypadku, gdy urządzenia pracują w ruchu ciągłym kontrola poprawnej pracy w poszczególnych torach sygnałowych układu dwustanowego nie może być przeprowadzona bez odłączenia tego układu.

Układ wejść dwustanowych systemów mikroprocesorowych automatyzacji obiektów przemysłowych zawierający blok biernego kształtowania sygnałów obiektowych połączony poprzez blok czynnego kształtowania sygnałów obiektowych z blokiem filtracji, którego wyjścia są połączone z rejestrem danych obiektowych połączonym z magistralą mikroprocesora, zaopatrzony w blok adresowy połączony z jednej strony z magistralą mikroprocesora zaś z drugiej strony poprzez blok sterowania z wejściem sterującym rejestru danych oraz z magistralą mikroprocesora, charakteryzuje się tym, że ma rejestr testowania, którego wejścia są połączone z magistralą mikroprocesora, zaś wyjścia z blokiem czynnego kształtowania sygnałów obiektowych. Blok sterowania rejestrem testowania, którego sterujące wejścia są połączone z magistralą mikroprocesora oraz z wyjściem bloku adresowego, ma wyjście sygnału zapisu słowa testowego połączone bezpośrednio z jednym wejściem rejestru testowania, zaś wyjścia sygnału zerowania testowania oraz sygnału początku testowania

16« 163 bloku sterowania rejestrem testowania są połączone poprzez przerzutnlk testowania z wejściem sygnału transmisji słowa testowego rejestru testowania, który to sygnał wyzwala transmisje danych tego rejestru do bloku czynnego kształtowania sygnałów obiektowych:.

Układ wejść dwustanowych systemów mikroprocesorowych automatyzacji obiektów przemysłowych według wynalazku umożliwia kontrolę torów sygnałowych w układzie podczas normalnej eksploatacji systemów mikroprocesorowych bez konieczności odłączenia inicjatorów obiektowych.

Wynalazek zostanie bliżej objaśniony za pomocą rysunku, który przedstawia schemat blokowy układu wejść dwustanowych.

Układ wejść dwustanowych, systemów mikroprocesorowych automatyzacji obiektów przemysłowych według rysunku zawiera blok i biernego kształtowania sygnałów obiektowych na wejścia którego są doprowadzone dwustanowe wejściowe, sygnały SWO+SWm z obiektu przemysłowego. Wyjścia bloku i biernego kształtowania sygnałów obiektowych są połączone poprzez blok 2 czynnego kształtowania sygnałów obiektowych z blokiem 3 filtracji, którego wyjścia z kolei są połączone z wejściem rejestru 4 danych obiektowych. Wyjścia rejestru 4 są połączona z magistralą 5 mikroprocesora. Adresowy blok 6 jest połączony z jednej strony z magistralą 5 mikroprocesora zaś z drugiej strony poprzez blok 7 sterowania z wejściem sterującym rejestru 4 danych. Blok 7 sterowania jest połączony również z magistralą 5 mikroprocesora. Moduł według wynalazku ma rejestr 6 testowania, którego wejścia są połączone z magistralą 5 mikroprocesora, zaś wyjścia z blokiem 2 czynnego kształtowania sygnałów obiektowych. Blok 9 sterowania rejestrem 8 testowania, którego sterujące wejścia są połączone z magistralą 5 mikroprocesora oraz z wyjściem adresowego bloku 6, ma wyjście sygnału SZT zapisu słowa testowego połączone bezpośrednio z jednym wejściem rejestru 8 testowania zaś wyjścia sygnału SZP zerowania testowania oraz sygnału SPT początku testowania bloku 9 sterowania rejestrem 8 testowania są połączone poprzez przerzutnik 10 z wejściem sygnału transmisji słowa testowego STS rejestru 8 testowania. Sygnał STS transmisji słowa testowego wyzwala transmisje danych rejestru 8 testowania do bloku 2 czynnego kształtowania sygnałów obiektowych.

Działanie układu według wynalazku przebiega następująco. Po wykonaniu przez mikroprocesor zerowania początkowego sygnałem ZER zerowania zostaje wyzerowany przerzutnik 10 testowania. Sygnał STS transmisji słowa testowego na wyjściu przerzutnika 10 testowania blokuje rejestr 8 testowania.

Na wyjściach rejestru 8 testowania jest w tyra momencie stan wysokiej impedancji i wyjścia te nie mają wpływu na przesyłanie sygnałów dwustanowych SWO+SWm do magistrali 5 mikroprocesora. Realizacja podstawowych funkcji układu nie jest zakłócana blokami związanymi z testowaniem układu. Sygnały obiektowe SWo+SWm są podawane na blok i biernego kształtowania sygnałów obiektowych. Blok ten, składający się z dzielników rezystorowych, obniża napięcia sygnałów wejściowych do poziomów stosowanej techniki TTL. Następnie omawiane sygnały są filtrowane w bloku 3 filtracji i podawane na wejścia rejestru 4 danych obiektowych. Odczyt stanu wejść dwustanowych SWo+SWm z rejestru 4 danych następuje po wystawieniu przez mikroprocesor adresu układu, który zostaje zdekodowany w bloku 6 adresowym, i po wygenerowaniu sygnału R odczytu. Blok 7 sterowania generuje sygnały SSO sterowania rejestrem danych, które powodują, że wejściowe sygnały SWo+SWm jako sygnały DO+D1 zostają wyprowadzone na magistralę 5 systemu mikroprocesorowego. Testowanie lub symulacja torów wejściowych bloków 2,3,4, odbywa się w sposób następujący. Mikroprocesor ustala adres układu pobudzając linię A0+An, wprowadza do tego układu słowo ST testowe ustalając odpowiednio linię danych magistrali 5 i generując strob W zapisu. Dekodując adres z szyn A0+An, równolegle z sygnałem zewnętrznym potwierdzenia PA adresu, adresowy blok 6 generuje sygnał SPA wewnętrzny potwierdzenia adresu, który ziloczynowany jest w bloku 9 sterowania rejestrem 8 testowania ze strobem w zapisu tworząc sygnał SZT zapisu słowa testowego. Sygnał ten powoduje wpisanie kodu testowego słowa ST do rejestru 8 testowania. Równocześnie blok 9 sterowania rejestrem 8 testowania generuje sygnał SPT początku testowania, który ustawia przerzutnik 10 testowania w taki stan, że sygnał STS transmisji słowa testowego odblokowuje wyjścia rejestru 8 testowania.

Na wejściu bloku 2 czynnego kształtowania sygnałów obiektowych pojawia się kod słowa testowego ST. Bez względu na poziomy wejściowych sygnałów SWo+SWm w bloku 2 czynnego kształtowania sygnałów obiektowych zostają wymuszone poziomy sygnałów określone przez stan wyjść rejestru 8

164 183 testowania. Po odmierzeniu przez mikroprocesor czasu związanego z filtracją sygnałów w bloku 3 filtracji sygnał R odczytu łącznie z sygnałem SPA wewnętrznym potwierdzenia adresu generują w bloku 7 sterowania sygnały SSO sterowania rejestrem 4 danych, które powodują, że testowe słowo ST wpisane do rejestru 8 testowania, zostaje wyprowadzone na magistrale 5 mikroprocesora. Równocześnie w bloku 9 sterowania rejestrem 8 testowania generowany jest sygnał SZP zerowania przerzutnika 10 testowania. Sygnał STS wyjściowy przerzutnika 10 testowania blokuje wyjścia rejestru 8 testowania. Moduł może pełnić dalej swoje podstawowe funkcje. Mikroprocesor porównuje stan sygnałów pobranych z rejestru 4 danych z kodem podanym do rejestru 8 testowania. W razie niezgodności sygnalizuje o uszkodzeniach w torach przesyłania wejściowych SWo+SWm sygna łów dwustanowych. Wszystkie tory wejściowe sygnałów dwustanowych mogą być sprawdzane odpowiednio zaprogramowaną kombinacją kodów. Odbywać się to może podczas normalnej eksploatacji systemów mikroprocesorowych!, w przerwach między kolejnymi pomiarami stanu obiektów przemysłowych).

Departament Wydawnictw UP RP. Nakład 90 egz.

Cena 10 000 zł

Claims (1)

1. Zastrzeżenie patentowe

   Układ wejść dwustanowych systemów mikroprocesorowych automatyzacji obiektów przemysłowych, zawierający blok biernego kształtowania sygnałów obiektowych połączony poprzez blok czynnego kształtowania sygnałów obiektowych z blokiem filtracji, który z kolei poprzez rejestr danych obiektowych, jest połączony z magistralą mikroprocesora, zaopatrzony w blok adresowy połączony z jednej strony z magistralą mikroprocesora, zaś z drugiej strony, poprzez blok sterowania, ze sterującym wejściem rejestru danych, przy czym blok sterowania jest również połączony z magistralą mikroprocesora, znamienny tym, że ma rejestr (B) testowania, którego wejścia są połączone z magistralą (5) mikroprocesora, zaś wyjścia z blokiem (2) czynnego kształtowania sygnałów obiektowych, przy czym blok (9) sterowania rejestrem (B) testowania, którego sterujące wejścia są połączone z magistralą (5) mikroprocesora oraz z wyjściem adresowego bloku (6) ma wyjście sygnału (SZT) zapisu słowa testowego połączone bezpośrednio Z jednym wejściem rejestru (B) testowania, natomiast wyjścia sygnału (SZP) zerowania testowania oraz sygnału (SPT) początku testowania są połączone poprzez przerzutnik (10) z wejściem sygnału (STS) transmisji słowa testowego rejestru (B) testowania, który to sygnał (STS) wyzwala transmisję danych rejestru (B) do bloku (2) czynnego kształtowania sygnałów obiektowych.