PL176972B1 - Sposób adresowania urządzenia pamięciowego o dostępie bezpośrednim w systemie komputerowym - Google Patents

Abstract

z urzadzenia pamieciowego o dostepie bezposrednim z wiruja- cym nosnikiem o okreslonej wczesniej pierwszej liczbie cylin- drów i okreslonej wczesniej drugiej liczbie glowic, gdzie kazdy z cylindrów podzielony jest na okreslona wczesniej trzecia liczbe sektorów, a glowice wymieniaja dane cyfrowe z sektorami cylin- drów, przy czym urzadzenie pamieciowe o dostepie bezposred- nim ma zdefiniowana lokalizacje danych cyfrowych wewnatrz niego, przy uzyciu danych adresowych pamieci w postaci cylin- der-glowica-sektor, a te cylindry, glowice i sektory okreslaja razem pojemnosc pamieci urzadzenia pamieciowego o dostepie bezposrednim przekraczajaca piecset dwadziescia osiem mi- lionów czterysta osiemdziesiat dwa tysiace trzysta cztery bajty danych cyfrowych, oraz zbudowany z mikroprocesora do prze- twarzania danych cyfrowych, który steruje za pomoca programu sterujacego wymiana danych cyfrowych miedzy mikroproceso- rem a urzadzeniem pamieciowym o dostepie bezposrednim przy uzyciu danych adresowych pamieci w postaci cylinder-glowica- sektor, znamienny tym, ze po wprowadzeniu programu steruja- cego do mikrokomputera, pod jego kontrola, zapytuje sie urzadzenie pamieciowe o dostepie bezposrednim o okreslona wczesniej pierwsza liczbe cylindrów, okresla sie czy okreslona wczesniej pierwsza liczba cylindrów przekracza tysiac dwadziescia cztery, powtarza sie dzielenie okreslonej wczesniej liczby przez dwa, az iloraz stanie sie mniejszy niz tysiac dwadziescia cztery, i rejestru- je sie liczbe N, oznaczajaca ile razy takie dzielenie powtórzono, po czym ustanawia sie pierwsza ramke odniesienia dla danych w postaci cylinder-glowica-sektor, gdzie pierwsza ramka odniesie- nia ma zakres do tysiaca dwudziestu czterech cylindrów i ......... Fig.3 PL PL PL PL

Description

Przedwiotew wynalazku jest sposób adresowania urządzenia pawięciowego o dostępie bezpośredniw w systewie kowputerowyw.

bystewy kowputerdw osobistych (PC) znalazły szerokie zastosowanie w wielu dziedzinach życia współczesnego społeczeństwa. Zwykle systew PC jest zbudowany z wikrokowputera na biurko, wolnostojącego lub przenośnego, składającego się z jednostki sysitewowej, która wa pojedynczy procesor systewowy z dołączonyrni pawięciawi nietrwałą i trwałą. bystew składa się też z wonitora, klawiatury, jednego lub więcej napędów dyskietek, pawięci dysku stałego oraz opcjonalnie z drukarki lub plotera. Jedną z cech wyróżniających te systewy jest zastosowanie płyty głównej lub układu planarnego do elektrycznego połączenia wielu z wyżej wywiewonych elewentów składowych. bystewy te powstały przede wszystkiw w celu zapewnienia pojedynczewu użytkownikowi niezależnej wocy obliczeniowej, a ich ceny nie są wysokie przy kupnie przez osoby fizyczne czy wałe Cirwy. Przykładawi takich znanych systewów kowputera osobistego są: IBM PERbONAL COMPUTER AT, PERbONAL SYSTEM/1, PERbONAL SYSTEM/2 oraz systewy THINKPAD.

Znane systewy PC wożna zaklasyfikować do dwóch głównych rodzin. Pierwsza rodzina przedstawiona zwykle jako wodele rodziny I, wykorzystuje systew i architekturę wagistrali reprezentowaną przez IBM PERbONAL COMPUTER AT i pozostałe waszyny kowpatybilne z IBM. Druga rodzina przedstawiana jako wodele rodziny II, reprezentowane przez wodele od 50 do 95 PERbONAL SYSTEM/2 firny IBM, wykorzystujące architekturę rnagistrali MICRO CHANNEL Cirwy IBM. Modele rodziny I początkowo etosowałyjako procesor systernowy wikroprocesor INTEL 8088 lub 8086. Procesory te wają rnożliwość adresowania jednego wegabajta pawięci o dostępie bezpośredniw (znanej również jako parnięć RAM, pawięć nieulotna stosowana w systernach PC, jako pawięć robocza (operacyjna)). Modele rodziny II stosują szybkie procesory INTEL 80286,80386, 80486 oraz wikroprocesory Pentiuw, które wogą działać w trybie rzeczywistyrn w celu ernulowania wolniejszego wikroproneeora INTEL 8086 lub działać w trybie chronionyw, który rozszerza w niektórych wodelach zasięg adresowania parnięci z jednego wegabajta do czterech gigabajtów. W istocie właściwość trybu rzeczywistego procesorów 80286,80386, 80486 zapewnia kowpatybilność sprzętu z oprograwowaniew napisanyw dla wikroproceeorów 8088 lub 8086.

bystewy PC Rodziny I znane są również jako systewy Standardowej Architektury Przernysłowej lub systewy ISA (Industry Standard Architecture), ponieważ takie systewy stały się standardew naśladowanyw przez ogrowną część przewysłu kowputerów osobistych. Standardy te obejwują pewne wywołania operacyjne, stosowane w prograwach sterujących, uwożliwiających funkcjonowanie tych systewów. Takie prograwy sterujące, określane są często jako podstawowe systewy wejścia/wyjścia lub systewy BIOS (Basic Input/Output Systews), a systewy ISA podążają za projektew systewu BIOS przedstawionym w IBM BIOS Technical Reference. Dla celów związanych z niniejszyw zgłoszeniew, istotnyw fragrnentew tej publikacji są strony 2-58 i następne, odnoszące się do działania Przerwania 13. Przerwanie 13 przedstawia sposób, wjaki systew ISA będzie postępować z adresowaniew dysku stałego lub urządzenia pawięci o dostępie bezpośredniw (znanyw również jako urządzenie DASD) oraz napędu dysku stałego z wirującywi nośnikawi wagnetycznywi (lub innywi), plików twardych lub dysków twardych. Urządzenia DASD

176 972 różnią się od napędów dysków elastycznych, w których nośniki magnetyczne (lub inne) są raczej wymienne aniżeli umocowane na stałe.

Urządzenia DASD stosowane wraz z systemami PC z architekturą ISA określa się również jako napędy przyłączalne do mikrokomputerów klasy lub napędy ATA. W systemach zaprojektowanych wcześniej, takie urządzenie DASD stosowane jest zwykle w połączeniu ze sterownikiem, który występuje osobno wobec samego napędu. Komunikacja danych cyfrowych przesyłanych pomiędzy urządzeniem DASD a resztą systemu komputerowego jest kierowana przez sterownik, który w znanych rozwiązaniach miał formę karty lub płyty zamontowanej w złączu (lub {gnieździe) przeznaczonym dla wejścia/wyjścia lub magistrali wejścia/wyjścia. Jest to znane z publikacji The Winn Rosch Hardware Bible, Simon & Schuster, New York, 1989; na str. 457 i dalszych. Sterownik działa w taki sposób, aby określić adres położenia danych cyfrowych zapisywanych na lub odczytywanych z wirujących dysków urządzenia DASD w postaci numeru ścieżki, znanej również jako cylinder, i sektora. Ponadto, ponieważ urządzenie DASD zazwyczaj zawiera wiele dysków lub płytek ułożonych w stos i obsługiwanych przez pewną liczbę głowic, to adresowanie jest wykonywane poprzez wskazanie, która głowica ma uzyskać dostęp do pożądanej części cylindra lub sektora. Takie adresowanie określane jest jako adresowanie postaci cylindergłowica-sektor (CHS) lub adresowanie CHS.

Z powodu ograniczeń rozwiązania obsługi przerwania 13, system PC o architekturze ISA, oczekuje adresowania tysiąca dwudziestu czterech cylindrów i do dwustu pięćdziesięciu sześciu głowic. Jednakże, urządzenie DASD nie zawsze łatwo dopasowuje się do tych wymagań. W zamian, urządzenie DASD może dostarczyć większą liczbę cylindrów, lecz mniejszą liczbę głowic od tej rozpatrywanej przez obsługę przerwania 13. Typowa liczba głowic urządzenia ATA DASD będzie wynosić szesnaście. Jednakże ograniczenie adresowania cylindrów do tysiąca dwudziestu czterech i porównywalne wewnętrzne ograniczenia rozmiaru sektora do sześćdziesięciu trzech dla każdej ścieżki oraz bajtów przypadają cych na jeden sektor do pięćset dwunastu, ogranicza zakres adresowania takiego szesnastogłowicowego urządzenia ATA DASD do dwudziestu ośmiu milionów czterystu osiemdziesięciu dwu tysięcy czterech bajtów danych (1024 x 16 x 63 x 512).

Wraz z rozwojem systemów komputera osobistego PC o architekturze ISA powstały alternatywne metody sterowania urządzeniami DASD. Obejmują one urządzenia typu IDE (Integrated Drive Electronics), w których elektronika, która w innym przypadku mogłaby zostać przeniesiona na kartę sterownika, jest zintegrowana ze strukturą urządzenia DASD. Umożliwia to zainstalowanie urządzenia IDE DASD bez oddzielnie dostarczanej karty sterownika, co oszczędza gniazdo lub złącze do magistrali wejścia/wyjścia. Kolejną alternatywą, stosowaną przez niektóre systemy, jest zamontowanie sterownika dla urządzenia DASD bezpośrednio na systemowej płycie głównej lub układzie planetarnym, podobnie umożliwiając zainstalowanie urządzenia DASD bez oddzielnie dostarczanej karty sterownika, co oszczędza gniazdo lub złącze do magistrali wejścia/wyjścia. Żadne z tych rozwiązań nie rozwiązuje problemu używania uprzednich danych CHS do adresowania więcej niż 1024 cylindrów w takich napędach.

Wraz z rozwojem systemów komputerowych osiągnięto też postęp w projektowaniu i wytwarzaniu urządzeń DASD. W rezultacie, dostępne są już napędy o pojemnościach, przekraczających ograniczenia pułapu wynoszącego około pięćset dwadzieścia osiem megabajtów. Z tego powodu ważnym stało się umożliwienie adresowania takich napędów.

Istotą sposobu adresowania urządzenia pamięciowego o dostępie bezpośrednim, według wynalazku, w systemie komputerowym, zbudowanym z urządzenia pamięciowego o dostępie bezpośrednim z wirującym nośniidem o określonej w<^^^:ś^i^j pierwszej lit^c^ł^^^ cylindrów i określonej wcześniej drugiej liczbie głowic, gdzie każdy z cylindrów podzielony jest na określoną wcześniej trzecią liczbę sektorów, a głowice wymieniają dane cyfrowe z sektorami cylindrów, przy czym urządzenie pamięciowe o dostępie bezpośrednim ma zdefiniowaną lokalizację danych cyfrowych wewnątrz niego, przy użyciu danych adresowych pamięci w postaci cylinder-głowica-sektor, a te cylindry, głowice i sektory określają razem pojemność pamięci urządzenia pamięciowego o dostępie bezpośrednim przekraczającą

176 972 pięćset dwadzieścia osiem milionów czterysta osiemdziesiąt dwa tysiące trzysta cztery bajty danych cyfrowych, oraz zbudowany z mikroprocesora do przetwarzania danych cyfrowych, który steruje za pomocą programu sterującego wymianą danych cyfrowych między mikroprocesorem a urządzeniem pamięciowym o dostępie bezpośrednim przy użyciu danych adresowych pamięci w postaci cylinder-głowica-sektor, jest to, że po wprowadzeniu programu sterującego do mikrokomputera, pod jego kontrolą, zapytuje się urządzenie pamięciowe o dostępie bezpośrednim o określoną wcześniej pierwszą liczbę cylindrów, określa się czy określona wcześniej pierwsza liczba cylindrów przekracza tysiąc dwadzieścia cztery, powtarza się dzielenie określonej wcześniej liczby przez dwa, aż iloraz stanie się mniejszy niż tysiąc dwadzieścia cztery, i rejestruje się liczbę N, oznaczającą ile razy takie dzielenie powtórzono, po czym ustanawia się pierwszą ramkę odniesienia dla danych w postaci cylinder-głowica-sektor, gdzie pierwsza ramka odniesienia ma zakres do tysiąca dwudziestu czterech cylindrów i zakres do dwustu pięćdziesięciu sześciu głowic, oraz ustanawia się drugą ramkę odniesiena dla danych w postaci cyllnder-głowica-sektor, gdzie druga ramka odniesienia ma zakres większy niż tysiąc dwadzieścia cztery cylindry i zakres do wartości określonej wcześniej drugiej liczby głowic, i następnie przeprowadza się translację danych cyfrowych adresu pamięci w postaci cylinder-głowica-sektor wymienianych między pierwszą i drugą ramkami odniesienia przy użyciu liczby N dzieleń przez dwa, które były powtórzone względem pierwszej liczby, do wymiany danych z pełną pojemnością pamięci urządzenia pamięciowego o dostępie bezpośrednim.

Korzystnie, w trakcie translacji danych cyfrowych adresu pamięci w postaci cylindergłowica-sektor określa się liczbę cyllndrów i głowic dla drugiej ramki odniesienia przez mnożenie liczby cylindrów z pierwszej ramki odniesienia przez 2i podzielenie liczby głowic z drugiej ramki odniesienia przez 2^N.

Korzystnie, w trakcie translacji danych cyfrowych adresu pamięci w postaci cylindergłowica-sektor określa się liczbę cylmdrów i głowic dla pierwszej ramki odniesienia przez podzielenie liczby cylindrów z drugiej ramki odniesienia przez 2^N i pomnożenie liczby głowic z drugiej ramki odniesienia przez 2N

Korzystnie, w trakcie translacji danych cyfrowych adresu pamięci w postaci cylindergłowica-sektor odpowiada się na wydanie zlecenia do napędu dyskowego, przez odczytanie wartości N i rozróżnienie wartości N równej zero oraz wartości N większej niż zero, po czym po stwierdzeniu, że N równa się zero, przekazuje się adres cylindra i głowicy bez translacji, względnie po stwierdzeniu, że N jest większe niż zero mnoży się adres cylmdra przez 2N dzieli się adres głowicy przez drugą określoną wcześniej liczbę i zapamiętuje się resztę z dzielenia adresu głowicy przez drugą określoną wcześniej liczbę jako adres głowicy po translacji, oraz sumuje się iloraz dzielenia adresu głowicy przez drugą określoną wcześniej liczbę i adres cyllndra w operacji logicznej LUB, przechowuje się wynik jako adres cyllndra po translacji i następnie przekazuje się adres cylindra i głowicy po translacji.

Korzystnie, w trakcie translacji danych cyfrowych adresu pamięci w postaci cylindergłowica-sektor określa się liczbę cylindrów i głowic dla drugiej ramki odniesienia przez pomnożenie liczby cylindrów z pierwszej ramki odniesienia przez 2N i podzielenie liczby głowic z pierwszej ramki odniesienia przez wcześniej określoną drugą liczbę głowic.

Rozwiązanie według wynalazku umożliwia, poprzez translację adresu w postaci cyUi^(^tir-g:ł<^owi(c^-^i^^k^or (CHS) danych cyfrowych zapisywanych na lub odczytywanych z urządzenia DASD, przystosowanie pamięci urządzenia DASD do przekraczającej narzuconą przez projekt Przerwanie 13 granicy pojemności około pięćset dwudziestu ośmiu megabajtów.

Sposób według wynalazku objaśniono w oparciu o przykład wykonania przedstawiony na rysunku, na którym fig. 1 przedstawia perspektywiczny widok komputera osobistego PC, fig. 2 - widok niektórych elementów komputera osobistego PC z figury 1 w rozłożeniu, w tym podstawy montażowej, pokrywy, urządzenia DASD i płyty głównej, fig. 3 - schemat blokowy niektórych elementów składowych komputera osobistego PC z figur 1 i 2, fig. 4 - schemat blokowy alternatywnego połączenia elementów składowych

176 972 komputera osobistego PC z figur 1 i 2, zaś fig. 5,6 i 7 przedstawiają sieci działań operacyjnych występujących w komputerach osobistych PC z figur od 1 do 4.

Figura 1 przedstawia w widoku perspektywicznym przykład wykonania syst^emu komputera osobistego PC 10. Komputer 10 jest połączony z monitorem 11, klawiaturą 12' i drukarką lub ploterem 14. Komputer 10 ma obudowę 15 utworzoną przez dekoracyjną część zewnętrzną 16 (fig. 2) i wewnętrzną część osłaniającą 18, które współdziałają z podstawą montażową 19, określając zamkniętą, osłoniętą przestrzeń przeznaczoną dla elementów do odbioru danych przekazywanych elektrycznie oraz dla elementów przetwarzających i przechowujących dane cyfrowe. Część z tych elementów składowych montuje się na płycie głównej 20, która zamontowana jest na podstawie montażowej 19 i zapewnia elektryczne połączenia między elementami składowymi komputera 10, zarówno tymi określonymi powyżej, jak i innymi elementami towarzyszącymi, takimi jak napędy dysków elastycznych, różne formy urządzeń pamięciowych o dostępie bezpośrednim, karty i płyty dodatkowe, i tym podobne.

Podstawa montażowa 19 składa się z podstawy 22, panelu czołowego 24 i panelu tylnego 25. Panel czołowy 24 zawiera co najmnej jedną otwartą kieszeń (w przedstawionym przykładzie - cztery kieszenie), do zamontowania urządzena pamięciowego, takiego jak napęd dyskowy dla dysków magnetycznych lub optycznych, napęd taśmowy do archiwowania i tym podobne. W przedstawionym przykładzie jest para kieszeni górnych 26 i 28 oraz para kieszeni dolnych 29 i 30. Jedna z kieszeni górnych 26 przystosowana jest do urządzenia zewnętrznego pierwszego rozmiaru (na przykład napędy 3,5 cala), natomiast druga 28 przystosowana jest do przyjęcia napędów jednego wybranego z dwóch rozmiarów (na przykład 3,5 cala i 5,25 cala), a kieszenie dolne są przystosowane do przyjęcia urządzeń tylko jednego rozmiaru (3,5 cala). Jeden dysk stały urządzenia DASD 90 jest w stanie odbierać, przechowywać i dostarczać , dane, w sposób ogólnie znany.

Na figurze 3 jest przedstawiony schemat blokowy systemu komputera osobistego PC pierwszego typu, który ujawnia różne elementy składowe tego systemu zawierającego elementy składowe zamontowane na płycie głównej 20 i połączenie tej płyty z gniazdami we/wy oraz innymi urządzeniami systemu komputera osobistego PC. Z płytą główną 20 połączonyjest procesor systemowy 32, składający się z mikroprocesora połączonego szybką magistralą lokalną CPU 34 poprzez jednostkę taktującą-sterującą magistralą z jednostką sterowania pamięci 36, która z kolei jest połączona z nietrwałą (ulotną) pamięcią o dostępie bezpośrednim (RAM) 38.

Magistrala lokalna CPU 34, zawierająca elementy składowe przeznaczone do przesyłania danych, adresów i sterowania, zapewnia połączenie między mikroprocesorem 32, koprocesorem matematycznym 39, sterownikiem pamięci podręcznej 40 i pamięcią podręczną 41. Bufor 42 jest również sprzężony z magistralą 34. Sam bufor 42 jest podłączony do wolniejszej (w porównaniu z magistralą lokalną CPU) magistrali systemowej 44, również zawierającej elementy składowe przeznaczone do przesyłania danych, adresów i sterowania. Magistrala systemowa 44 znajduje się pomiędzy buforem 42 i następnymi buforami 51 i 68. Magistrala systemowa 44 jest następnie połączona z jednostką taktująco-sterującą magistrali 35 i jednostką DMA 48. Jednostka DMA 48 składa się z jednostki centralnej obsługi zdarzeń konfliktowych 49 i sterownika DMA 50. Jeden bufor 51 zapewnia sprzężenie pomiędzy magistralą systemową 44 i magistralą opcjonalną, taką jak magistrala ISA 52. Do magistrali 52 jest podłączona większość gniazd we/wy 54, służących do przyłączenia kart adapterowych ISA, które z kolei mogą być dołączone do urządzenia we/wy lub pamięci.

Magistrala sterowania obsługą zgłoszeń konfliktowych 55 sprzęga sterownik DMA 50 i jednostkę centralną obsługi zdarzeń konfliktowych 49 z gniazdami we/wy 54 i adapterem dyskietek 56. Do magistrali systemowej 44 podłączona jest również jednostka sterowania pamięcią 36, składająca się ze sterownika pamięci 59, multipleksera adresów 60 i bufora danych 61. Jednostka sterowania pamięcią 36 jest dalej podłączona do pamięci o dostępie bezpośrednim, reprezentowanej przez moduł RAM 38. Sterownik pamięci 36 zawiera układ logiczny, służący do odwzorowywania adresów do i z mikroprocesora 32 dla poszczególnych obszarów pamięci RAM 38. Sterownik pamięci 36 generuje także sygnał wyboru

176 972 pamięci ROM (ROMSEL), któryjest używany do uaktywniania pamięci ROM 64. Pomimo, że system jest przedstawiony z podstawowym modułem pamięci RAM wielkości 1 megabajta, to należy rozumieć, że możliwe jest dołączenie dodatkowej pamięci w postaci opcjonalnych modułów pamięci od 65 do 67 tak, jak to widać na fig. 3.

Bufor blokujący 68 jest sprzężony z magistralą systemową 44 i magistralą we/wy 69. Magistrala we/wy 69 zawiera elementy składowe przeznaczone do przesyłania danych, adresów i sterowania. Wzdłuż magistrali we/wy 69 dołączone są różne adaptery we/wy oraz pozostałe elementy składowe takie, jak adapter ekranu 70 do wysterowywania monitora 11, zegar CMOS 72, trwała (nieulotna) pamięć CMOS RAM 74, dalej określana jako NVRAM, adapter RS232 76, adapter równoległy 78, pewna liczba zegarów 80, adapter dyskietek 56, sterownik przerwań 84 i pamięć ROM 64. Pamięć ROM 64 przechowuje program sterujący systemu BIOS, używany do sprzęgania urządzeń we/wy i systemu operacyjnego mikroprocesora 32. System BIOS przechowywany w pamięci ROM 64 może być skopiowany do pamięci RAM 38 w celu skrócenia czasu wykonywania instrukcji BIOS-a. Dalej pamięć ROM 64 jest zależna, poprzez sygnał ROMSEL, od sterownika pamięci 36. Jeżeli pamięć ROM 64 jest uaktywniona przez sterownik pamięci 36, to system BIOS wykonuje się z pamięci ROM 64. Jeżeli zaś pamięć ROM 64 nie jest uaktywniona przez sterownik pamięci 36, to nie reaguje ona na zapytania adresowe z mikroprocesora 32, czyli system BIOS wykonuje się z pamięci RAM.

Zegar 72 wykorzystuje się do pomiaru czasu dnia? a pamięć NVRAM przechowuje dane o konfiguracji systemu. Oznacza to, że pamięć NVRAM będzie zawierać wartości opisujące bieżącą konfigurację systemu. Pamięć NVRAM zawiera np. informację opisującą pojemność dysku stałego lub dyskietki, typ ekranu, ilość pamięci, czas, datę, itp. Szczególnie ważny jest fakt, że pamięć NVRAM będzie przechowywać dane (mogą być one jednobitowe), których używa sterownik pamięci 36 w celu określenia, czy wykonywać instrukcje systemu BIOS z pamięci ROM czy RAM i czy ponownie domagać się obszaru pamięci RAM, przeznaczonego do używania, jako pamięć BIOS RAM. Co więcej, dane te przechowywane są w pamięci NVRAM, po każdorazowym uruchomieniu specjalnego programu konfigurującego takiego, jak np. programu Set Configuration. Program Set Configuration jest przeznaczony do przechowywania wartości, charakteryzujących konfigurację systemu w pamięci NVRAm.

Jak wspomniano wyżej, komputer ma obudowę 15, która funkcjonuje wspólnie z podstawą montażową 19, tworząc zamkniętą osłoniętą przestrzeń przeznaczoną do pomieszczenia opisanych elementów składowych mikrokomputera. Korzystnie jest uformować obudowę z zewnętrznej pokrywowej części dekoracyjnej 16, która jest jednolicie odlanym elementem składowym, wykonanym z dającego się odlewać materiału syntetycznego i cienkiego metalicznego arkusza wykładziny 18, ukształtowanym tak, aby pasował do konfiguracji części dekoracyjnej.

Inna organizacja komputera osobistego o architekturze ISA jest pokazana na figurze 4, na której przedstawiono schemat blokowy systemu komputera osobistego PC, ilustrujący różne elementy składowe alternatywnej organizacji systemu komputerowego, takiego jak system 10. Do oznaczenia elementów składowych pokazanych na fig. 4, które pełnią podobne funkcje, jak elementy składowe opisane powyżej w odniesieniu do fig. 3, można użyć oznaczeń o rzędzie wielkości sto, w których część dziesiętna odpowiada oznaczeniu na fig. 3. Przykładowo, mikroprocesor 132 przedstawiony na fig. 4, podobny jest pod względem funkcjonowania do mikroprocesora 32 na fig. 3. Jednostka centralna CPU 132 łączy się poprzez szybką magistralę lokalną CPU 134 z jednostką sterownika interfejsu magistrali 135, z ulotną pamięcią o dostępie bezpośrednim (RAM) 138, tu pokazaną jako moduły pamięci w obudowie podłużnej jednorzędowej SIMM (SIMM - Single Inline Memory Module) oraz z pamięcią BIOS ROM 164, w której są przechowywane instrukcje dla podstawowych operacji we/wy dla jednostki centralnej CPU 132.

Pamięć BIOS ROM 164 przechowuje dane systemu BIOS, umożliwiające sprzężenie urządzeń we/wy z systemem operacyjnym mikroprocesora 132. Instrukcje przechowywane w pamięci ROM 164 mogą być skopiowane do pamięci RAM 138 w celu skrócenia czasu ich wykonywania.

Magistrala lokalna CPU 134, zawierająca elementy składowe przeznaczone do przesyłania danych, adresów i sterowania, zapewnia również połączenie mikroprocesora 132 z koprocesorem matematycznym 139 i sterownikiem urządzenia DASD 185. Sterownik urządzenia DASD 185 może być połączony z lub umożliwiać połączenie z pamięcią ROM 186, RAM 188 i innymi urządzeniami zewnętrznymi, których dołączenie jest możliwe poprzez łącze uwidocznione z prawej strony na fig. 4.

Sterownik interfejsu magistrali BIC (BIC - Bus Interface Controller) 135 sprzęga magistralę lokalną CPU 134 z magistralą we/wy 152. Za pomocą magistrali 152, sterownik BIC 135 jest sprzężony z opcjonalną magistralą taką jak np. magistrala ISA, posiadającą wiele gniazd we/wy dla kart adapterów 190, które z kolei mogą być dalej podłączone do urządzeń we/wy lub pamięci. Magistrala we/wy 152 zawiera elementy składowe przeznaczone do przesyłania danych, adresów i sterowania.

Do magistrali we/wy 152 są dołączone różne elementy składowe we/wy takie, jak procesor sygnału wizyjnego 191, który jest powiązany z pamięcią VRAM (VRAM - Video RAM), służącą do przechowywania informacji graficznej, oznaczoną jako 192, i dla przechowywania informacji o obrazie, oznaczoną jako 194. Sygnały wizyjne wymieniane z procesorem 191 mogą przechodzić przez przetwornik cyfrowo-analogowy 195 do monitora lub innego urządzenia ekranowego. Zapewniono bezpośrednie połączenie procesora VSP (VSP - Video Signal Processor) 191 z wejściem/wyjściem obrazu takim, jak magnetowid/odtwarzacz lub kamera. Magistrala we/wy 152 jest również sprzężona z procesorem sygnału cyfrowego DSP (DSP - Digital Signal Processor) 196, który ma pamięci stowarzyszone: pamięć instrukcji RAM 198 oraz pamięć danych RAM 199, umożliwiające przechowywanie instrukcji oprogramowania do przetwarzania sygnałów przez procesor DSP 196 oraz danych, związanych z tym przetwarzaniem. Procesor DSP 196 zapewnia przetwarzanie we/wy sygnałów akustycznych, dzięki wyposażeniu w sterownik sygnałów akustycznych 200 oraz zapewnia obsługę innych sygnałów, dzięki wyposażeniu w sterownik interfejsu analogowego. Na koniec, magistrala we/wy 152 jest sprzężona ze sterownikiem we/wy 202 ze stowarzyszoną Programowalną Pamięcią ROM Kasowalną Elektrycznie EEPROM (EEPROM - Electrical Erasable Programmable ROM) 204, poprzez który sygnały wejścia i wyjścia wymieniane są z konwencjonalnymi urządzeniami zewnętrznymi, włączając w to napędy dysków elektrycznych, drukarkę lub ploter 14, klawiaturę 12, mysz lub inne urządzenie wskaźnikowe za pomocą środków portu szeregowego.

W opisanych dotąd alternatywnych formach organizacji komputera osobistego, używane urządzenie DASD, może mieć liczby cylindrów i głowic, które spełniają wymagania projektu Przerwanie 13. Znaczy to, że liczba cyhndrów może wynosić 1024 lub mniej, a liczba głowic może wynosić 256 lub mniej. W takim przypadku nie napotyka się na żadne trudności, podczas zwykłego działania systemu komputera osobistego PC, przy zapytywaniu urządzenia DASD odnośnie jego charakterystyki, przechowywania tej informacji, jako części konfiguracji i działania systemu, przy czym działanie tego systemu podczas normalnego użytkowania jest dobrze znane ze stanu techniki. Współpraca z urządzeniem DASD, który faktycznie ma szesnaście głowic, jak to jest w przypadku urządzenia ATA DASD, powoduje ograniczeniem pojemności pamięci urządzenia DASD, dostępnej poprzez adresowanie w postaci CHS do wielkości pięćset dwadzieścia osiem milionów czterysta osiemdziesiąt dwa tysiące trzysta cztery bajty danych cyfrowych.

Adresowanie w postaci CHS, które jest zgodne z wymaganiami projektu Przerwanie 13, służy do adresowania urządzenia ATA DASD, posiadającego liczbę cyhndrów przekraczającą 1024, szesnaście głowic i pojemność pamięci dla danych cyfrowych, wynoszącą ponad pięćset dwadzieścia osiem milionów czterysta osiemdziesiąt dwa tysiące trzysta cztery bajty danych cyfrowych. Uzyskuje się to poprzez wykorzystanie efektu translacji między dwoma ramkami odniesienia dla adresowania w postaci CHS.

Przy adresowaniu w postaci CHS, ustanawia się pierwszą ramkę odniesienia, która ma liczbę cyhndrów przekraczającą tysiąc dwadzieścia cztery i liczbę głowic, odzwiercied176 972 lającą rzeczywistą liczbę głowic, znajdujących się w napędzie, który ma być dołączony i adresowany.· Jak podano liczba głowic, w powszechnie spotykanych napędach, wynosiła szesnaście. Jednakże liczba głowic, wybrana i zastosowana przez projektanta urządzenia DASD, może być dowolną liczbą określoną wcześniej i inną niż szesnaście. Pierwsza ramka odniesienia odpowiada charakterystyce fizycznej urządzenia DASD, przewidzianego do użycia. Ustala się również drugą ramkę odniesienia przy adresowaniu w postaci CHS, przy czym druga ramka, ma liczbę cylindrów i głowic, które spełniają założenia projektu 'Przerwanie 13. Oznacza to, że druga ramka odniesienia ma nie więcej niż 1024 cylindry i nie więcej niż 256 głowic. Dane adresowe w postaci CHS wymieniane pomiędzy dwoma ramkami odniesienia podlegają translacji, w celu umożliwienia wymiany danych z pełną pojemnością pamięci, dołączonego' urządzenia DASD. Translacji tej dokonuje się poprzez ustanowienie szczególnej relacji między adresowaniem w pierwszej ramce odniesienia a adresowaniem w drugiej ramce odniesienia.

Następnie definiuje się sposób ustalania dwóch ramek odniesienia i dokonania translacji między nimi, przy czym ustalanie ramek oraz translacja są tak zaprojektowane, aby były przydatne dla różnych form sterownika urządzenia DASD. Wynalazek odnosi się do urządzenia DASD, sterowanego przez kartę sterownika, zamontowaną w złączu magistrali we/wy, do urządzenia DASD typu IDE i urządzenia DASD, które adresuje się bezpośrednio pod kontrolą mikroprocesora systemowego CPU 32, 132. Należy zwrócić uwagę, że w każdym przypadku istnieje mikroprocesor, który funkcjonuje w połączeniu z adresowaniem w postaci CHS. W przypadku połączenia kombinacji urządzenia DASD/karta sterownika mikroprocesor adresujący umieszcza się na karcie. W urządzeniu IDE DASD, mikroprocesor adresujący jest zwykle zintegrowany z urządzeniem DASD. W urządzeniu DASD sterowanym bezpośrednio z systemowej jednostki centralnej CPU, mikroprocesor jest systemową jednostką centralną CPU. Ponadto, w każdym przypadku istnieje program sterujący, który przechowuje się w sposób dostępny dla mikroprocesora, ładuje do mikroprocesora i który współpracuje z mikroprocesorem, przy realizacji adresowania. Ten program sterujący dotyczy podstawowego systemu wejścia/wyjścia lub do części takiego systemu, znanego także jako system BIOS. System BIOS dla systemu komputera osobistego PC może zawierać główny system BIOS, odnoszący się do organizacji systemu, zilustrowanego na fig. 3 i 4, lub może zawierać część systemu BIOS karty opcjonalnej taką, jaka może być przechowywana na karcie opcjonalnej, takiej jak sterownik DASD, lub może zawierać system BIOS urządzenia taki, jaki może być przechowany, jako część urządzenia IDE DASD, lub fragment głównego systemu BIOS, jak to wcześniej opisano.

W dowolnym takim przypadku, system ma urządzenie pamięciowe o bezpośrednim dostępie (DASD) 90 z wirującym nośnikiem przeznaczone do odbierania, przechowywania i dostarczania danych cyfrowych. Urządzenie DASD (90) ma określoną wcześniej pierwszą liczbę cyllndrów i określoną wcześniej drugą liczbę głowic, każdy z wymienionych cylindrów podzielony jest na określoną wcześniej trzecią liczbę sektorów. Należy rozumieć, że głowice wymieniają dane cyfrowe z sektorami cylindrów poprzez zapisywanie do lub czytanie z sektorów, według wskazań sygnałów adresowania w postaci CHS. Cylindry, głowice i sektory razem określają pojemność urządzenia DASD (90) przekraczającą pięćset dwadzieścia osiem milionów czterysta osiemdziesiąt dwa tysiące trzysta cztery bajty danych cyfrowych.

Jak wskazano powyżej, system ten ma mikroprocesor do przetwarzania danych cyfrowych, z mikroprocesorem sterującym wymianą danych cyfrowych z urządzeniem DASD (90), przy użyciu danych adresowych pamięci w postaci cylinder-głowica-sektor. System ten ma także program sterujący dostępny dla mikroprocesora w celu sterowania przepływem danych cyfrowych do i z urządzenia DASD (90). W czasie pracy, mikroprocesor uzyskuje dostęp do programu sterującego, ładuje go i działając pod jego kontrolą, wykonuje sekwencję działań, umożliwiającą wymianę danych z pełnym zakresem pojemności pamięci urządzenia DASD (90).

Sposób adresowania w szczególności obejmuje ustalenie pierwszych i drugich ramek odniesienia, wspomnianych powyżej, a następnie dokonanie translacji między nimi. Przed ustaleniem ramek odniesienia, system określa współczynnik konwersji, który wa być zastosowany, zgodnie z etaparni pokazanyrni na fig., 5. Etapy te zawierają zapytanie o liczbę cylindrów dostarczonych w urządzeniu DASD, następnie określenie czy liczba cylindrów jest większa niż szesnaście tysięcy trzysta osierndziesiąt cztery. Liczba końcowa jest waksyrnalną jaka woże być zaadresowana w opisanyw tu specyficznyw zastosowaniu i rnoże różnić się od tego co jest tu opisane szczegółowo. Jeśli liczba jest większa, wtedy liczba szesnaście tysięcy trzysta osierndziesiąt cztery jest używana do następnych etapów. Jeśli nie, to wówczas wspowniana liczba jest używana bezpośrednio. Następny etap to ustawienie rejestru, używanego w celu przechowywania współczynnika konwersji, na wartość zerową rejestru. Następnie określa się, czy liczba cylindrów jest większa niż tysiąc dwadzieścia cztery, górna liczba graniczna, wynikająca z projektu Przerwanie 13, jak opisano powyżej. J eśli liczba jest równa lub wniej sza niż tysiąc dwadzieścia cztery, to wtedy rej estr współczynnika konwersji woże zachować wartość zero i żadna konwersja nie będzie konieczna. Jeśli jest większa niż tysiąc dwadzieścia cztery, to wtedy liczba cylindrów jest dzielona na dwa. Zalecanym sposobsm wykonania dzielenia jest użycie instrukcji Przesuń w prawo. Po dzieleniu, rejestr współczynnika konwersji zwiększa się o jeden. Wówczas proces wraca do zapytania o liczbę cylindrów identyfikowanych, jako iloraz powyższego dzielenia, dzieląc iloraz liczby cylindrów przez dwa, jeśli jest on większy niż tysiąc dwadzieścia cztery, zwiększając rejestr współczynnika konwersji ojeden i. powtarzając dzielenie/zwiększanie dopóty, dopóki iloraz liczby cylindrów nie będzie wniejszy niż tysiąc dwadzieścia cztery. W takirn przypadku, jako że iloraz liczby jest rnniejszy niż tysiąc dwadzieścia cztery, wynik przechowywany w rejestrze jest współczynnikiew konwersji (tutaj także oznaczonyw Jako N) do późniejszego wykorzystania. Gdzie jest to stosowne, współczynnik konwersji woże być przechowywany, jako część danych o konfiguracji systernu, przechowywanych w pawięci NVRAM.

Wraz z określeniew współczynnika konwersji, wogą być zestawiane rawki odniesienia. Jedna taka rarnka zestawiana jest poprzez procedurę pobierania parawetrów napędu urządzenia DASD, jak zilustrowano to na fig. 6. Wartości cylindrów i głowic są odzyskiwane z urządzenia DASD lub z uprzednio przechowywanych wartości, poprzez zapytywanie w sposób pokazany na fig. 6. Następnie liczba cylindrów podlega konwersji przy użyciu współczynnika konwersji, poprzez dzielenie liczby cylindrów przez dwa (dzielnik, w poprzednio opisanyw procesie, określającyrn współczynnik konwersji). Inna droga objaśniająca tę konwersję, jest taka, że liczbę cylindrów przesuwa się w prawo o współczynnik konwersji. Algorytmicznie wyraża się to jako:

cylinder po konwersji = cyllnder / 2

Następnie liczba głowic podlega konwersji przy użyciu współczynnika konwersji, poprzez rnnożenie liczby głowic przez dwa do potęgi współczynnika · konwersji (lub poprzez przesunięcie w lewo liczby głowic o współczynnik konwersji).

Algorytwicznis wyraża się to jako:

głowica po konwersji = głowica x 2ⁿ

W tyw punkcie konwersja jest ukończona, a liczby cyllndrów i głowic po konwersji zwracane są do użycia w adresowaniu postaci CHS urządzenia DASD.

Należy zwrócić uwagę na fakt, że urządzenie DASD wa całkowitą liczbę cyllndrów i nie woże rnieć cylindrów uławk^owych. Dowolny uławkowy, który wógłby pojawić się w wyniku konwersji, podlega odrzuceniu. Przez to napęd z dworna tysiącarni i jednyw cyllndreni oraz szesnastoma głowicarni będzie zgłoszony, jako rnający jeden tysiąc i trzydzieści dwie głowice. Połowa cylindrów systewu BIOS jest stracona. Jeśli takie urządzenie DASD podlega adresowaniu przez systern BIOS, uwzględniający ograniczenia projektu Przerwanie 13, dla wartości: cyllnder 0 głowica 20, to dostęp do fizycznego urządzenia DASD zachodzi przy wartości: cyllnder 1 głowica 4.

Zakładając, jako przykład roboczy, że systern zawiera urządzenie DASD, które wa dwa tysiące cylindrów i szesnaście głowic dla całkowitej pojewności pawięci dziesięć

176 972 miliardów sto cztery miliony sto dziewięćdziesiąt dwa tysiące bajtów danych cyfrowych (2000 x 16 x 63 x 512). Współczynnik konwersji przyjmuje wartość jeden (jedno dzielenie 2000 przez 2 pozostawia iloraz 1000, który jest mniejszy niż 1024).

Druga ramka odniesienia podlega ustanowieniu przez samo urządzenie DASD, jako mająca zakres większy niż jeden tysiąc dwadzieścia cztery cylindry i zakres do określonej wcześniej liczby głowic, mianowicie do liczby głowic w dostarczonym napędzie fizycznym. W przykładzie podanym powyżej, jak jest to w przypadku urządzenia ATA DASD, liczba ta wynosi szesnaście.

Translacja między dwiema ramkami odniesienia zachodzi tak, jak ilustruje to figura 7 i jak zostało to opisane powyżej poprzez współdziałanie programu sterującego z mikroprocesorem. Bardziej szczegółowo, translacja danych cyfrowych adresu pamięci, wymienianych między pierwszą a drugą ramką odniesienia w celu umożliwienia wymiany danych w pełnym zakresie pojemności pamięci urządzenia DASD, zachodzi przy użyciu liczby (N), oznaczającej ile razy zostało powtórzone dzielenie liczby cylindrów przez dwa. Kontynuując taką translację, pierwsze zapytanie dotyczy przechowywanych danych w celu określenia, czy przechowywany współczynnik konwersji jest różny od zera. Jeśli jest równy zero, to nie wymaga się żadnej konwersji i adresowanie postaci CHS zachodzi tak, jak to zostało rozważone według pierwotnego projektu Przerwanie 13. Jeśli współczynnik jest większy niż zero, to liczba cyllndrów w zleceniu napędu mnoży się przez dwa do potęgi równej współczynnikowi konwersji, N.

Algorytmicznie wyraża się to jako:

cyllnder po translacji = cylinder po konwersji x 2N

Liczba głowic po konwersji jest następnie dzielona przez liczbę głowic fizycznie obecnych w urządzeniu DASD, a reszta po takim dzieleniu jest identyfikowana jako liczba głowic po translacji. Następnie iloraz dzielenia sumowany jest logicznie (operacja logiczna LUB) z liczbą cylindrów po translacji i identyfikowany jako adresowana liczba cylindrów.

Jak przedstawiono to powyżej, współczynnik konwersji i translacji może być określony jako funkcja systemu BIOS przy współdziałaniu z systemem jednostki centralnej CPU, jako funkcja systemu BIOS karty sterownika przy współdziałaniu z mikroprocesorem sterownika lub jako funkcja systemu IDE BIOS przy współdziałaniu z mikroprocesorem IDE. We wszystkich przykładach, wynik translacji jest taki sam: adres w postaci CHS w pierwszej ramce odniesienia, który spełnia ograniczenia projektu Przerwanie 13 w systemie ISA BIOS, podlega translacji na adres postaci CHS w drugiej ramce odniesienia, który spełnia fizyczną charakterystykę urządzenia DASD, które ze swej strony nie spełnia ograniczeń

Claims (5)

1. Zastrzeżenia patentowe

   1. Sposób adresowania urządzenia pamięciowego o dostępie bezpośrednim w systemie komputerowym, zbudowanym z urządzenia pamięciowego o dostępie bezpośrednim z wirującym nośnikiem o określonej wcześniej pierwszej liczbie cylindrów i określonej wcześniej drugiej liczbie głowic, gdzie każdy z cylindrów podzielony jest na określoną wcześniej trzecią liczbę sektorów, a głowice wymieniają dane cyfrowe z sektorami cylindrów, przy czym urządzenie pamięciowe o dostępie bezpośrednim ma zdefiniowaną lokalizację danych cyfrowych wewnątrz niego, przy użyciu danych adresowych pamięci w postaci cylinder-głowica-sektor, a te cylindry, głowice i sektory określają razem pojemność pamięci urządzenia pamięciowego o dostępie bezpośrednim przekraczającą pięćset dwadzieścia osiem milionów czterysta osiemdziesiąt dwa tysiące trzysta cztery bajty danych cyfrowych, oraz zbudowany z mikroprocesora do przetwarzania danych cyfrowych, który steruje za pomocą programu sterującego wymianą danych cyfrowych między mikroprocesorem a urządzeniem pamięciowym o dostępie bezpośrednim przy użyciu danych adresowych pamięci w postaci cylinder-głowica-sektor, znamienny tym, że po wprowadzeniu programu sterującego do mikrokomputera, pod jego kontrolą, zapytuje się urządzenie pamięciowe o dostępie bezpośrednim o określoną wcześniej pierwszą liczbę cylindrów, określa się czy określona wcześniej pierwsza liczba cylindrów przekracza tysiąc dwadzieścia cztery, powtarza się dzielenie określonej wcześniej liczby przez dwa, aż iloraz stanie się mniejszy niż tysiąc dwadzieścia cztery, i rejestruje się liczbę N, oznaczającą ile razy takie dzielenie powtórzono, po czym ustanawia się pierwszą ramkę odniesienia dla danych w postaci cylinder-głowicasektor, gdzie pierwsza ramka odniesienia ma zakres do tysiąca dwudziestu czterech cylindrów i zakres do dwustu pięćdziesięciu sześciu głowic, oraz ustanawia się drugą ramkę odniesiena dla danych w postaci cylinder-głowica-sektor, gdzie druga ramka odniesienia ma zakres większy niż tysiąc dwadzieścia cztery cylindry i zakres do wartości określonej wcześniej drugiej liczby głowic, i następnie przeprowadza się translację danych cyfrowych adresu pamięci w postaci cylinder-głowica-sektor wymienianych między pierwszą i drugą ramkami odniesienia przy użyciu liczby N dzieleń przez dwa, które były powtórzone względem pierwszej liczby, do wymiany danych z pełną pojemnością pamięci urządzenia pamięciowego o dostępie bezpośrednim.
2. 2. Sposób według zastrz. 1, znamienny tym, że w trakcie translacji danych cyfrowych adresu pamięci w postaci cylinder-głowica-sektor określa się liczbę cylindrów i głowic dla drugiej ramki odniesienia przez mnożenie liczby cylindrów z pierwszej ramki odniesienia przez 2^N i podzielenie liczby głowic z pierwszej ramki odniesienia przez 2N
3. 3. Sposób według zastrz. 1, znamienny tym, że w trakcie translacji danych cyfrowych adresu pamięci w postaci cylinder-głowica-sektor określa się liczbę cylindrów i głowic dla pierwszej ramki odniesienia przez podzielenie liczby cylindrów z drugiej ramki odniesienia przez 2N i pomnożenie liczby głowic z drugiej ramki odniesienia przez 2N
4. 4. Sposób według zastrz. 1, znamienny tym, że w trakcie translacji danych cyfrowych adresu pamięci w postaci cylinder-głowica-sektor odpowiada się na wydanie zlecenia do napędu dyskowego, przez odczytanie wartości N i rozróżnienie wartości N równej zero oraz wartości N większej niż zero, po czym po stwierdzeniu, że N równa się zero, przekazuje się adres cylindra i głowicy bez translacji, względnie po stwierdzeniu, że N jest większe niż zero mnoży się adres cylindra przez 2N dzieli się adres głowicy przez drugą określoną wcześniej liczbę i zapamiętuje się resztę z dzielenia adresu głowicy przez drugą określoną wcześniej liczbę jako adres głowicy po translacji, oraz sumuje się iloraz dzielenia adresu głowicy przez drugą określoną wcześniej liczbę i adres cyllndra w operacji logicznej LUB, przechowuje się

   176 972 wynik jako adres cylindra po translacji i następnie przekazuje się adres cylindra i głowicy po translacji.
5. 5. Sposób według eastez. 1, znamienny tym, że w trakcie translacji danycd cjdrowych adresu pawięci w postaci cylinder-głowica-sektor określa się liczbę cylindrów i głowic dla drugiej rawki odniesienia przez pomnożenie liczby cylindrów z pierwszej rawki odniesienia przez 2ⁿ i podzielenie liczby głowic z pierwszej rawki odniesienia przez wcześniej określoną drugą liczbę głowic.