PL195698B1

PL195698B1 - Sposób odwracalnego odwzorowania sekwencji binarnych na sekwencje o ograniczonej długości, kodowaneze wskaźnikiem 2/3 (1,k), z ograniczeniem maksymalnej częstości przejść

Info

Publication number: PL195698B1
Application number: PL99345465A
Authority: PL
Inventors: Martin Aureliano Hassner; Nyles Heise; Walter Hirt; Barry Marshall Trager
Original assignee: Ibm
Priority date: 1998-07-13
Filing date: 1999-07-01
Publication date: 2007-10-31
Also published as: WO2000003392A1; KR100361871B1; US6195025B1; ATE230891T1; TW477121B; MY126421A; JP3416115B2; DE69904827T2; EP1097451A1; HUP0102778A3; KR20010071740A; RU2216794C2; JP2002520934A; CN1307721A; ID27940A; EP1097451B1; HU224766B1; PL345465A1; DE69904827D1; HUP0102778A2

Abstract

1. Sposób odwracalnego odwzorowania sekwencji binar- nych na sekwencje o ograniczonej dlugosci, kodowane ze wskaznikiem 2/3 (1,k), z ograniczeniem maksymalnej czestosci przejsc, w którym udostepnia sie przez procesor tablice przejsc miedzystanowych par uporzadkowanych, zawierajaca nastepny stan (n 1n 2n 3) i aktualny, kodowany w formacie RLL symbol trzybitowy (c 1c 2c 3) w odpowiedzi na ciag wektorów par bitowych z sekwencji binarnej i wydziela sie z nich ciag kodowanych w formacie RLL trójek bitowych, definiuje sie i przechowuje sie w tym procesorze niezalezna od stanu tablice dekodowania zawierajaca wykaz sekwencji binarnej par bitowych indeksowa- nych wektorem kodowanych w formacie RLL trójek bitowych i udostepnia sie przez ten procesor te tablice dekodowania w odpowiedzi na ciag wektorów kodowanych w formacie RLL trójek bitowych i wydziela sie z nich ciag sekwencji binarnej par bitowych, znamienny tym, ze uzyskuje sie wektor par bitowych skladajacy sie z obecnej pary bitowej (b 1b 2) i okreslonej z góry liczby antycypowanych par bitowych (b 3b 4) z sekwencji binar- nej, przy czym kazda obecna pare bitowa rozpoznaje sie jako wartosc binarna (00,01,10,11) i kazda z okreslonych z góry liczb par bitowych wybiera sie ze zbioru zlozonego z rozpozna- walnej wartosci binarnej i wartosci bez znaczenia, przy czym przejscia miedzystanowe ogranicza sie tak, ze dowolna wspól- pracujaca sekwencja o duzej dlugosci kodowanych w formacie RLL trójek bitowych wykazuje wypelnienie mniejsze od 50%, przy czym wybiera sie ograniczenia kodu RLL (1,k) ze zbioru zlozonego z (1,9) i (1,13), gdzie stosuje sie tablice przejsc miedzystanowych, a wektor kodowanych w formacie RLL trójek bitowych tworzy sie z obecnej kodowanej w formacie RLL trójki bitowej i okreslonej z góry liczby antycypowanych, kodowanych w formacie RLL trójek bitowych. PL PL PL PL PL PL

Description

Przedmiotem wynalazku jest sposób odwracalnego odwzorowania sekwencji binarnych na sekwencje o ograniczonej długości, kodowane ze wskaźnikiem 2/3 (1,k), z ograniczeniem maksymalnej częstości przejść, wykorzystywane przy dekodowaniu sekwencji wartości binarnych, jakie mogą występować na przykład w kanałach zapisu pamięci magnetycznej lub w optycznych podsystemach łączności, w których błędy, wykasowania lub usterki dotyczą wzorców o dużym współczynniku wypełnienia lub o wielu powtórzeniach wybranego wzorca.

Znane jest, że sekwencje wartości binarnych, jak na przykład sekwencja 1000011011, mogą być niewłaściwie interpretowane przez urządzenia dekodujące w wyniku występowania w tych sekwencjach fałszywych wzorców lub atrybutów. Na przykład, sekwencja 1010101010... ma bardzo duży współczynnik wypełnienia. Pod względem elektronicznym duży współczynnik wypełnienia oznacza duże obciążenie elementów elektrycznych lub mechanicznych. Powoduje to często nadmierne wydzielanie ciepła i powstawanie szumu w otoczeniu poszczególnych części składowych i w związku z tym zwiększenie ilości błędów, zwiększenie częstości uszkodzeń i zmniejszenie trwałości elementów.

Termin „wypełnienie” oznacza tutaj liczbę binarnych jedynek występujących we wzorcu czyli powtarzalnym przedziale sekwencji. W przykładowej sekwencji 101010 wypełnienie wynosi 50%, ponieważ logiczne „1” występuje w każdym dwubitowym przedziale. Gdyby powtarzalny wzorzec miał postać dwóch binarnych słów 4-bitowych, na przykład 1001 1000, to wypełnienie wyniosłoby 3/8 = 37,5%.

W znanych kanałach zapisu magnetycznego i w łączności światłowodowej występuje zjawisko rozmazywania czyli poszerzania impulsów, gdy na przykład dwa binarne słowa 4-bitowe 0001 0010 pojawiają się w wyniku rozmazywania na wejściu dekodera jako 0001 1010. Wtym przypadku binarna jedynka na czwartej pozycji bitowej pierwszego słowa jest rozciągana elektrycznie lub optycznie tak, że przypomina dwie kolejne jedynki. Taka tendencja czyli rozmazywanie jest szczególnie widoczne w przypadku systemów z modulacją szerokości impulsu PPM lub podobnych, gdyż systemy PPM są bardzo często krytyczne pod względem szerokości pasma.

Znane są z opisu patentowego USA nr 4 413 251 sposób i urządzenie do generowania bezszumowego kodu bloku przesuwnego dla kanału (1,7) o wskaźniku 2/3, w którym maszyna o skończonej liczbie stanów FSM dokonuje przetwarzania nieograniczonych sekwencji wartości binarnych na ograniczone wartości binarne w sposób odwracalny. Ponadto maszyna niezależna od skończonej liczby antycypowanych stanów może wykonywać dekodowanie. Zdolność antycypowania umożliwia dekoderowi rozłożenie n<m bitów aktualnego słowa kodu RLL na m bitów nieograniczonej sekwencji, przy uwzględnieniu określonej liczby kolejnych słów kodu RLL. Ta własność antycypowania przez dekoder zwiększa niepożądane oddziaływanie błędu lub skasowania słowa kodu RLL. Dla danego wskaźnika kodowania R=m/n przy odwzorowaniu m bitów nieograniczonej sekwencji binarnej na n bitów sekwencji ograniczonej, wymaganie to jest spełnione częściowo przez otrzymanie kodera FSM zawierającego 2^m gałęzi na stan, w którym ograniczenia (d,k) występują przy rozdzielaniu i łączeniu niektórych stanów maszyny FSM w celu otrzymania nowej maszyny FSM. Ograniczenie (d,k) oznacza, że między dowolną parę kolejnych jedynek binarnych ma być wstawionych co najmniej d zer i nie więcej niż k zer. W przypadku d<k, d określa częstotliwość przejść, a zatem zakłóceń międzysymbolowych ISI. W przypadku wartości k stosuje się ponowną synchronizację zegara.

Sposób według wynalazku charakteryzuje się tym, że uzyskuje się wektor par bitowych składający się z obecnej pary bitowej (b1b2) i określonej z góry liczby antycypowanych par bitowych (b3b4) z sekwencji binarnej, przy czym każdą obecną parę bitową rozpoznaje się jako wartość binarną (00,01,10,11) i każdą z określonych z góry liczb par bitowych wybiera się ze zbioru złożonego z rozpoznawalnej wartości binarnej i wartości bez znaczenia, przy czym przejścia międzystanowe ogranicza się tak, że dowolna współpracująca sekwencja o dużej długości kodowanych w formacie RLL trójek bitowych wykazuje wypełnienie mniejsze od 50%, przy czym wybiera się ograniczenia kodu RLL (1,k) ze zbioru złożonego z (1,9) i (1,13), gdzie stosuje się tablicę przejść międzystanowych, a wektor kodowanych w formacie RLL trójek bitowych tworzy się z obecnej kodowanej w formacie RLL trójki bitowej i określonej z góry liczby antycypowanych, kodowanych w formacie RLL trójek bitowych.

Korzystnie uzyskuje się wypełnienie równe zasadniczo jednej trzeciej, a ponadto ograniczenia (1,k) kodu RLL wybiera się ze zbioru złożonego z wartości (1,9), (1,10) i (1,13).

Korzystnie ograniczenia (1,k) kodu RLL wybiera się ze zbioru złożonego z wartości (1,9) i (1,13).

Korzystnie przy użyciu maszyny o skończonej liczbie stanów FSM do generowania kodowanych w formacie RLL symboli trzybitowych (c1c2c3) jako pierwszej funkcji stanu obecnego, jednego spośród

PL 195 698 B1 zbioru wewnętrznych stanów (s1s2s3) maszyny FSM i wektora (b1b2b3b4) par bitowych z sekwencji binarnej, ido generowania następnego wewnętrznego stanu (n1n2n3) następnika maszyny FSM jako drugiej funkcji stanu obecnego maszyny FSM i wektora sekwencji binarnej, określa się funkcje pierwszą i drugą zgodnie ze zbiorem zależności wartości boole'owskich, tak że n1 = b1s3 + b1b2'b3's1's2 + s1s3,n2= b1's3, n3= b2's3 + 's1'b1b2, c1= 's1s2, c2= 's1's2'c3, c3 = 's1s3 ('b1 + 'b2) + 's1's2's3b1b2'b3b4.

Zaletą wynalazku jest zapobieganie nieokreślonemu powtarzaniu wzorców lub ich usuwaniu.

Przedmiot wynalazku jest pokazany w przykładach wykonania na rysunku, na którym fig. 1 przedstawia koder i dekoder ograniczonego kanału, względem pamięci informacji lub nośnika przesyłowego według wynalazku, fig. 2 - maszynę o skończonej liczbie stanów FSM, stosowaną jako koder, z przedstawieniem danych wyjściowych jako funkcji obecnego stanu wewnętrznego i zbioru danych wejściowych oraz następnego stanu wewnętrznego jako innej funkcji obecnego stanu wewnętrznego i zbioru danych wejściowych, fig. 3 - wykres stanu kodera RLL 2/3 (1,7), generującego przebieg wyjściowy o małym wypełnieniu, fig. 4A-4C - tablicę przejść międzystanowych kodera RLL 2/3 (1,9), zmodyfikowanego według wynalazku, równania boole'owskie, przyporządkowujące nieograniczonym danym wejściowym ograniczone dane wyjściowe, i inne wykonanie bramki logicznej kodera, fig. 5A-5C tablicę dekodowania dla dekodera RLL 2/3 (1,9), zmodyfikowanego według wynalazku, równania boole'owskie, przyporządkowujące ograniczone dane wejściowe nieograniczonym danym wyjściowym, i inne wykonanie bramki logicznej dekodera, fig. 6A-6C - równania boole'owskie przyporządkowujące nieograniczone dane wejściowe ograniczonym danym wyjściowym dla kodera RLL 2/3 (1,13), zmodyfikowanego według wynalazku, tablicę przejść międzystanowych i inne wykonanie bramki logicznej wysokiego poziomu kodera oraz fig. 7A-7C - tablicę dekodowania dla dekodera RLL 2/3 (1,13), zmodyfikowanego według wynalazku, równania boole'owskie, przyporządkowujące ograniczone dane wejściowe nieograniczonym danym wyjściowym, i inne wykonanie bramki logicznej wysokiego poziomu dekodera.

Figura 1 przedstawia koder 3 kanału ograniczonego, umieszczonego przed kanałem zapisu lub transmisyjnym 5 i pamięć informacji lub nośnik przesyłowy 7. Współpracujący dekoder 11 znajduje się między wstecznym kanałem odczytu wstecznego lub odbioru 9 i ujściem 13 nieograniczonej sekwencji binarnej. Źródło binarne 1 jest generatorem liczb losowych, złożonych z jedynek i zer logicznych o rozkładzie statystycznym równomiernym, gaussowskim lub innym, z występującymi od czasu do czasu powtarzalnymi wzorcami o dużych wypełnieniach. Te wypełnienia mają największą wartość 50% przy sekwencji 10101010 ... itd. i bardziej możliwe do przyjęcia wartości mniejsze od 50% przy innych sekwencjach. Ponieważ ogólne rozwiązanie polega na podaniu nieograniczonej sekwencji binarnej do kodera RLL 2/3 (1,k), to sam koder zapewnia wypełnienie minimalne.

Ograniczone binarne wyjściowe łańcuchy znaków z kodera 3są z kolei podawane do kanału zapisu lub przesyłowego 5, gdzie są odpowiednio modulowane i wpisywane do nośnika zapisu lub przesyłowego 7. W następnym przedziale czasu ograniczony i zmodulowany łańcuch znaków jest podawany do kanału odczytu wstecznego lub odbioru 9 i przetwarzany na ograniczony łańcuch binarny jedynek i zer logicznych. Ten przetworzony łańcuch binarny jest następnie podawany do dekodera 11 niezależnego od antycypowanego stanu. Dekoder 11 wykorzystuje określoną z góry liczbę kolejnych znaków (antycypowanych) i usuwa ograniczenie, skutkiem tego doprowadzając pierwotną, nieograniczoną sekwencję binarną do ujścia 13 danych.

Figura 2 przedstawia maszynę o skończonej liczbie stanów FSM, stosowaną jako koder 3. W przypadku konkretnego zbioru parametrów dla (d,k)=(1,9) lub (1,13), określona z góry liczba obecnych bitów wejściowych (b1b2) i przyszłych bitów wejściowych (b3b4) jest podana ścieżką 22 jako (b1b2b3b4) z rejestru wejściowego 21do maszyny FSM 23. Maszyna FSM 23 przekazuje dane wyjściowe do rejestru 25. Wyjściowy zbiór bitów binarnych C=(c1c2c3) otrzymuje się w postaci funkcji f bitów wyjściowych (b1b2b3b4) i obecnej maszyny stanów S=(s1s2s3). Jednocześnie odbywa się określenie następnego stanu N maszyny jako funkcji bitów wejściowych (b1b2b3b4) i obecnego stanu S maszyny. Zatem dla następnego cyklu następny stan N maszyny jest zapisany do obecnego rejestru stanu 29 i staje się nowym obecnym stanem S maszyny. Z tego względu FSM można rozpatrywać jako postać grafu skierowanego, którego węzły reprezentują stany S maszyny FSM i którego połączenia skierowane stanowią przejścia międzystanowe dla danego wektora wejściowego, przy generowaniu odpowiadającego mu wektora wyjściowego. Postać tabelaryczną grafu skierowanego określa się jako tablicę przejść międzystanowych.

Figura 3 przedstawia częściowy wykres stanów czyli graf skierowany kodera RLL 2/3 (1,7), reagującego na nieograniczone binarne dane wejściowe, dające w wyniku przebiegi wyjściowe o dużym

PL 195 698 B1 wypełnieniu. Węzły 000, 001, 010, 011 i 100 reprezentują stany wewnętrzne kodera (1,7). Ponieważ jest to koder o wskaźniku 2/3, to w przypadku wejściowego wzorca zawierającego po dwa bity w postaci 001100, wzorzec wyjściowy kodera zawierałby po trzy bity, mając postać 010101010. Podobnie, w przypadku wzorca wejściowego 001101, wzorcem wyjściowym byłoby 010101001. Przy wprowadzeniu do wykresu stanów dodatkowego stanu 111 i wprowadzeniu go, jak to przedstawiono, między stany 000 i 100, koder zostaje przetworzony na koder 2/3 (d,k)=(1,9). Dodatkowy stan tworzy dostateczne zasoby obliczeniowe dla wyprzedzenia o kilka symboli wejściowych i generuje sekwencję wyjściową o zmniejszonym wypełnieniu, mianowicie 010000000 dla danej wejściowej 001100 i 001000000 dla danej wejściowej 001101.

Figura 4A-4C przedstawia tablicę przejść międzystanowych dla kodera RLL 2/3 (1,9), zmodyfikowanego według wynalazku, równania boole'owskie, przyporządkowujące nieograniczonym danym wejściowym ograniczone dane wyjściowe, i wykonanie bramki logicznej wysokiego poziomu kodera. Na fig. 4A koder stanowi maszynę FSM mająca sześć stanów wewnętrznych S. Chociaż koder ma wskaźnik 2/3, to jest przeznaczony do reakcji na obecną wejściową parę bitową wraz z jedną antycypowaną wejściową parą bitową b=(b1b2b3b4). Każdy wiersz jest indeksowany przez jeden z sześciu wewnętrznych stanów S, natomiast każda kolumna jest indeksowana jedną z siedmiu danych wejściowych spośród kombinacji dwóch par bitowych. Dla dowolnego danego indeksu (S,b) tablicy, zapis ma postać (Stan Następny N/Wyjście c=(c1c2c3)). Spośród siedmiu wejściowych kombinacji dwóch wejściowych par bitowych, trzy, mianowicie 00 xx, 01 xx i 10 xx, mają po dwie pozycje „wartość bitu bez znaczenia”. Zatem, jeżeli koder (1,9) ze stanem 100 na wejściu był w stanie 00 xx, to nastąpiłoby przejście ze stanu 100 do stanu 000 i nastąpiłoby wygenerowanie na wyjściu C=000.

Na fig. 4B są przedstawione równania boole'owskie definiujące funkcję boole'owską następnego stanu N=(n1n2n3) =g (S,b) i wyjściową funkcję boole'owską C=(c1c2c3)=f(S,b). Te równania są wyrażeniami analitycznymi, wyprowadzonymi z tablicy przejść międzystanowych na fig. 4A. W tych wyrażeniach boole'owskich, negacja zmiennej boole'owskiej C jest oznaczona jako 'C. Zatem negacja 111 byłaby przedstawiona jako '(111). Równania boole'owskie na fig. 4B w całości określają logikę kombinacyjną I-LUB, na fig. 4C kombinacyjny układ logiczny 415.

Na fig. 4C są przedstawione układy logiczne dla kodera RLL 2/3 (1,9) o małym wypełnieniu. W tym wykonaniu układów logicznych, obecna wejściowa para bitowa (b1b2) zostaje podana za pośrednictwem zatrzasków 407 i 403 do kombinacyjnego układu logicznego 415. Podobnie, do kombinacyjnego układu logicznego 415, za pośrednictwem zatrzasków 405 i 401, jest podawana antycypowana wejściowa para bitowa (b3b4). Kodowana dana wyjściowa C jest przekazywana przez kombinacyjny układ logiczny 415 do zatrzasków 417, 419 i 421. Następny wewnętrzny stan N jest podawany przez kombinacyjny układ logiczny 415 ścieżkami sprzężenia zwrotnego I, II i III do wejściowych zatrzasków 409, 411i 413.

Figury 5A-5C przedstawiają tablicę dekodowania dla dekodera RLL 2/3 (1,9), zmodyfikowanego według wynalazku, równania boole'owskie, przyporządkowujące ograniczone dane wejściowe nieograniczonym danym wyjściowym, i inne wykonanie bramki logicznej wysokiego poziomu dekodera. Na fig. 5A tablica dekodowania, zapewniając wyprzedzenie o kilka symboli RLL, jest zależna od stanu, to znaczy, że nie stanowi maszyny FSM w postaci kodera. Symbole kodowane binarnie RLL wyznaczają pierwsze trzy kolumny, licząc od lewa na prawo. Zawierają one obecny symbol (r1r2r3) i dwa antycypowane symbole (r4r5r6) i (r7r8r9). Czwarta kolumna jest oznaczona jako dekodowane dane wyjściowe. Dla celów dekodowania łańcuch symboli RLL zawiera blok przesuwny symboli 3-bitowych, w którym dekodowanie obecnego symbolu odbywa się w wyniku logicznego łączenia obecnego symbolu z dwoma antycypowanymi symbolami według równań boole'owskich, zamieszczonych na fig. 5B.

Na fig. 5C każdy kodowany w formacie RLL symbol stanowi 3-bitowy bajt, którego bity są podawane do zatrzasków 501, 503 i 507. Bity podlegają obróbce w celu utworzenia trzech pośrednich zmiennych wewnętrznych z1, z2 i z3 za pośrednictwem bramki LUB 513 i zatrzasków 519 i 521. Są one podawane jednocześnie jako dane wejściowe do kombinacyjnego układu logicznego 525. Ponadto wartości r1 i r3 pierwszego i trzeciego bitu obecnego symbolu kodowanego w formacie RLL są przekazywane przez zatrzaski 509, 517, 515 i 513 jako współbieżne dane wejściowe do kombinacyjnego układu logicznego 525.

Układy logiczne 525 są całkowicie określone przez równania logiczne dla dekodowanych danych wyjściowych, zamieszczone na fig. 5B. Chociaż równania logiczne obejmują tam 6-bitowe kodowane dane wyjściowe (u1u2u3u4u5u6), to wyjściowa zmienna u5 jest ustawiana na wartość 0. W przedstawionym wykonaniu stosuje się dodatkowe układy logiczne do przetwarzania dekodowanej danej

PL 195 698 B1 wyjściowej U na 2-bitowe bajty pierwotnej nieograniczonej sekwencji binarnej. Tak więc pierwszy z 2-bitowych bajtów jest obliczany za pomocą bramki LUB 529 dokonującej aktywnej kombinacji u4 z pewną wersją u6 znajdującą się w zatrzasku 527 oraz bramki LUB 539 dokonującej aktywnej kombinacji danej wyjściowej bramki LUB 529, u4 znajdującej się w zatrzasku 531i danej wyjściowej u2 z układu logicznego 525. Drugi z 2-bitowych bajtów jest obliczany za pomocą bramki LUB 535 dokonującej aktywnej kombinacji u1 z pewną wersją u3 znajdującą się w zatrzasku 533. Pierwszy z tych dwóch bitów jest reprezentowany w zatrzasku 541, a drugi jest reprezentowany w zatrzasku 537.

Figura 6A-6C przedstawia tablicę przejść międzystanowych dla kodera RLL 2/3 (1,13) zmodyfikowanego według wynalazku, równania boole'owskie, przyporządkowujące nieograniczone dane wejściowe ograniczonym danym wyjściowym, i inne wykonanie bramki logicznej wysokiego poziomu kodera. Na fig. 6B jest przedstawiony schemat przejść międzystanowych w postaci tablicy uporządkowanych par stanów wewnętrznych i kodowane dane wyjściowe, indeksowane obecnym stanem wewnętrznym Si złożone dane wejściowe (b1b2b3b4b5b6). Złożone dane wejściowe w przypadku kodera (1,13) obejmują obecną kodowaną binarną wejściową parę bitową i dwie z wejściowych antycypowanych binarnych par bitowych. Jeżeli do kodera byłyby podawane ciągłe dane wejściowe o wartości 00 xx xx, to ostatecznie przeszedłby on do stanu 000 i wszedłby w cykl w tym stanie, wytwarzając dane wyjściowe 010010010010 ... z wypełnieniem wynoszącym 1/3. Jest to nadal znacznie mniej niż 1/2, wartość związana z danymi wyjściowymi 010101 .....

Przedstawione na fig. 6A równania boole'owskie dla kodera (1,13) są bardzo podobne pod względem struktury makroskopowej do równań zamieszczonych na fig. 4B dla kodera (1,9). To znaczy, że są one otrzymane ze schematu przejść międzystanowych i są ograniczone w celu otrzymania małej wartości wypełnienia danych wyjściowych. Równania mogą również wyrażać, w przypadku zastosowania kresek negacji nad zmiennymi boole'owskimi, również reprezentację alternatywną.

Figura 6C przedstawia logiczne wykonanie kodera (1,13) równoważne logicznemu wykonaniu kodera (1,9) z fig. 4C, z tym wyjątkiem, że koder (1,13) jest przedstawiony z wydzielonymi stykami. Postać z wydzielonymi stykami była pierwotnie stosowana do reprezentowania sieci z przekaźnikami, stosowanej na przykład w przemyśle teletechnicznym. Trzy wejściowe pary bitowe d1d2 podaje się do zatrzasków L, a wejściowe bity b1...b6 wraz ze stanem wewnętrznym są podawane do kombinacyjnych układów logicznych w sposób zasadniczo podobny do opisanego w związku z koderem (1,9).

Figury 7A-7C przedstawiają tablicę dekodowania dla dekodera RLL 2/3 (1,13) według wynalazku, równania boole'owskie, przyporządkowujące ograniczone dane wejściowe nieograniczonym danym wyjściowym, i inne wykonanie bramki logicznej wysokiego poziomu dekodera. Na fig. 7A jest pokazana tablica dekodowania niezależna od stanu, obejmująca obecny symbol RRL i trzy antycypowane symbole, w celu wykonywania odwzorowania obecnego symbolu RRL na nieograniczone sekwencje binarnych par bitowych. W związku z tym na fig. 7B są zamieszczone równania boole'owskie definiujące dekoder i na fig. 7C wykonanie logiki z wydzielonymi stykami, działającej w sposób opisany uprzednio w związku z wykonaniem na fig. 4C.

Wynalazek zapewnia maszynę FSM do przetwarzania nieograniczonej sekwencji wartości binarnych na ograniczoną sekwencję wybraną z jednego ze zbioru kodów RLL (d,k) o stałym wskaźniku 2/3, składającą się z kodów RLL (1,9) i (1,13), w których określonym z góry sekwencjom kodowanym do formatu RLL nie zezwala się na nieokreślone powtarzanie, jakw przypadku kodów RLL (1,9) i (1,10) lub uniemożliwia się występowanie, jak w przypadku kodu RLL (1,13). Ponadto, dekoder niezależny od antycypowanego stanu zapewnia potrzebną odwracalność przy odczycie sekwencji kodowanych jako RLLz podsystemu pamięciowego lub optycznej ścieżki komunikacyjnej lub tym podobnych. Wykonywane jest odwracalne odwzorowywanie sekwencji binarnych na sekwencje o ograniczonej długości (RLL), z ograniczeniem maksymalnej częstości przejść. Następuje określanie i zapisywanie maszyny o skończonej ilości stanów, działającej jako koder, a następnie odwzorowanie na sekwencjach binarnych.

Pierwszy etap obejmuje definiowanie i zapisywanie w tablicy przejść międzystanowych procesora uporządkowanych par zawierających następny stan (n1n2n3) i bieżący trzybitowy symbol (c1c2c3) kodowany do formatu RLL. Każda uporządkowana para w tej tabeli jest indeksowana w pierwszym wymiarze tabelarycznym odpowiednio do jej obecnego stanu, a w drugim wymiarze tabelarycznym odpowiednio do wektora (b1b2b3b4) obecnej pary bitowej (b1b2) i określonej z góry liczby antycypowanych par bitowych (b3b4) z sekwencji binarnej. Każda obecna para bitowa jest rozpoznawalną wartością binarną (00,01,10,11). Również każda z określonej z góry liczby par bitowych zostaje wybrana ze zbioru złożonego z rozpoznawalnej wartości binarnej i wartości bez znaczenia. Przejścia międzysta6

PL 195 698 B1 nowe są ograniczone, tak że dowolna współpracująca sekwencja o znacznej długości kodowanych w formacie RLL trójek bitowych wykazuje wypełnienie mniejsze od 50%. Drugi etap obejmuje powodowanie dostępu procesora do tablicy w odpowiedzi na sekwencję wektorów par bitowych i wydzielanie z nich sekwencji kodowanych w formacie RLL trójek bitowych. Zależności logiczne określające odwzorowania wartości binarnych na słowo kodu RLL i ich odwzorowania odwrotne są przedstawione szczegółowo na figurach i w opisie korzystnego wykonania.

W celu zastosowania kodowania RLL (1,k) o wskaźniku 2/3 do zmniejszenia wypełnienia strumienia wartości binarnych, konieczne było oszacowanie skutku, który wystąpiłby przy wyborze nieograniczonych wzorców kodowanych binarnie, stosowanych do standardowego kodera RLL (1,7) lub (1,9) o wskaźniku 2/3. Te wybrane wzorce dawały ograniczone kodowane binarnie wzorce o bardzo dużych wartościach wypełnienia. Zobrazowano to przykładowo w poniższej tabeli 1:

Tabela 1

Nieograniczone wzorce kodowane binarnie	Kod RLL 2/3 (1, 7)	Wypełnienie
00 11 00	010 101 010	4/9
00 11 01	010 101 001	4/9
	Kody RLL 2/3 (1,7), (1,9)
10 11 00	100 101 010	4/9
10 11 01	100 101 001	4/9
	Kody RLL 2/3 (1,7), (1,9)
00 11 10 11	010 101 000 101	5/12
10 1110 11	100 101 000 101	5/12

Jednak znane kodery RLL 2/3 (1,9) i (1,13) nie nadają się do heurystycznej modyfikacji w celu albo zablokowania nieokreślonych powtórzeń kodowania RLLo dużym wypełnieniu dla tych określonych z góry wzorców nieograniczonych albo (b) skutecznego zablokowania ich na przykład w sposób przedstawiony w poniższej tabeli 2:

Tabe l a 2

Nieograniczone wzorce kodowane binarnie	Format RLL 2/3 (1,9) z modyfikowanym koderem/dekoderem
00 11 00	010 000 000
00 11 01	001 000 000
	Format RLL 2/3 (1,13) z modyfikowanym koderem/dekoderem
10 11 00	100 000 000
10 11 01	101 000 000
00 11 10 11	010 000 000 000
10 1110 11	100 000 000 000

Zastrzeżenia patentowe

Claims

Zastrzeżenia patentowe

1. Sposób odwracalnego odwzorowania sekwencji binarnych na sekwencje o ograniczonej długości, kodowane ze wskaźnikiem 2/3 (1,k), z ograniczeniem maksymalnej częstości przejść, w którym udostępnia się przez procesor tablicę przejść międzystanowych par uporządkowanych, zawierającą następny stan (n1n2n3) i aktualny, kodowany w formacie RLL symbol trzybitowy (c1c2c3) w odpowiedzi

PL 195 698 B1 na ciąg wektorów par bitowych z sekwencji binarnej i wydziela się z nich ciąg kodowanych w formacie RLL trójek bitowych, definiuje się i przechowuje się w tym procesorze niezależną od stanu tablicę dekodowania zawierającą wykaz sekwencji binarnej par bitowych indeksowanych wektorem kodowanych w formacie RLL trójek bitowych i udostępnia się przez ten procesor tę tablicę dekodowania w odpowiedzi na ciąg wektorów kodowanych w formacie RLL trójek bitowych i wydziela się z nich ciąg sekwencji binarnej par bitowych, znamienny tym, że uzyskuje się wektor par bitowych składający się z obecnej pary bitowej (b1b2) i określonej z góry liczby antycypowanych par bitowych (b3b4) z sekwencji binarnej, przy czym każdą obecną parę bitową rozpoznaje się jako wartość binarną (00,01,10,11) i każdą z określonych z góry liczb par bitowych wybiera się ze zbioru złożonego z rozpoznawalnej wartości binarnej i wartości bez znaczenia, przy czym przejścia międzystanowe ogranicza się tak, że dowolna współpracująca sekwencja o dużej długości kodowanych w formacie RLL trójek bitowych wykazuje wypełnienie mniejsze od 50%, przy czym wybiera się ograniczenia kodu RLL (1,k) ze zbioru złożonego z (1,9) i (1,13), gdzie stosuje się tablicę przejść międzystanowych, a wektor kodowanych w formacie RLL trójek bitowych tworzy się z obecnej kodowanej w formacie RLL trójki bitowej i określonej z góry liczby antycypowanych, kodowanych w formacie RLL trójek bitowych.
2. Sposób według zastrz. 1, znamienny tym, że uzyskuje się wypełnienie równe zasadniczo jednej trzeciej, a ponadto ograniczenia (1,k) kodu RLL wybiera się ze zbioru złożonego z wartości (1,9), (1,10) i (1,13).
3. Sposób według zastrz. 1, znamienny tym, że ograniczenia (1,k) kodu RLL wybiera się ze zbioru złożonego z wartości (1,9) i (1,13).
4. Sposób według zastrz. 1, znamienny tym, że przy użyciu maszyny o skończonej liczbie stanów FSM do generowania kodowanych w formacie RLL symboli trzybitowych (c1c2c3) jako pierwszej funkcji stanu obecnego, jednego spośród zbioru wewnętrznych stanów (s1s2s3) maszyny FSM i wektora (b1b2b3b4) par bitowych z sekwencji binarnej, i do generowania następnego wewnętrznego stanu (n1n2n3) następnika maszyny FSM jako drugiej funkcji stanu obecnego maszyny FSM i wektora sekwencji binarnej, określa się funkcje pierwszą i drugą zgodnie ze zbiorem zależności wartości boole'owskich, tak że n1 = b1s3 + b1b2'b3's1's2 + s1s3, n2 = b1's3, n3 = b2's3 + 's1'b1b2, c1 = 's1s2, c2 = 's1's2'c3, c3 = 's1s3 ('b1 + 'b2) + 's1's2's3b1b2'b3b4.