PL197810B1 - Sposób i układ do badania obwodu scalonego - Google Patents
Sposób i układ do badania obwodu scalonegoInfo
- Publication number
- PL197810B1 PL197810B1 PL351223A PL35122301A PL197810B1 PL 197810 B1 PL197810 B1 PL 197810B1 PL 351223 A PL351223 A PL 351223A PL 35122301 A PL35122301 A PL 35122301A PL 197810 B1 PL197810 B1 PL 197810B1
- Authority
- PL
- Poland
- Prior art keywords
- signal
- potential
- output
- value
- test mode
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/46—Test trigger logic
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Sampling And Sample Adjustment (AREA)
- Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
Abstract
1. Sposób badania obwodu scalonego (IC), który ma pewn a liczb e sygna lowych wyj sc (OUT) i daje si e prze lacza c w stan testowania oraz ma co najmniej jeden zespó l (SCH) prze la- czaj acy, znamienny tym, ze w celu prze lacze- nia do trybu testowania niezale znie od sygna lu na wej sciu (IN) obwodu scalonego do jednego z sygna lowych wyj sc (OUT) badanego obwodu scalonego przyk lada si e przez selektywne la- czenie tego wyj scia sygna lowego z elementem biernym potencja l o warto sci ró zni acej si e od warto sci napi ecia wyj sciowego podawanego na to wyj scie sygna lowe przy normalnej pracy ba- danego obwodu scalonego, za s w trybie testo- wania co najmniej jeden kontrolny sygna l (SW1, SW2) wytwarzany przez zespó l (SCH) prze la- czaj acy podaje si e na co najmniej jedno z sy- gna lowych wyj sc (OUT) badanego obwodu sca- lonego. PL PL PL PL PL PL PL
Description
Opis wynalazku
Przedmiotem wynalazku jest sposób badania obwodu scalonego, układ połączeń do badania obwodu scalonego,
Po procesie wytwarzania obwodów scalonych przeprowadza się pomiary elektryczne w celu ich sprawdzenia. Ze względu na wysoki stopień skomplikowania konieczne jest przy tym oprócz sprawdzenia sygnałów wyjściowych całego układu również mierzenie sygnałów poszczególnych wewnętrznych zespołów funkcyjnych obwodu scalonego. W fazie opracowania wprowadza się w tym celu dodatkowe wewnętrzne powierzchnie styków tak zwane ścieżki pomiarowe, którym przyporządkowane są poszczególne zespoły obwodu scalonego. Jeżeli obwody scalone nie są jeszcze zamknięte w obudowie, można na tych ścieżkach pomiarowych przeprowadzać sprawdzanie działania. W przypadku gotowych obwodów scalonych w celu sprawdzania prawidłowego działania niektóre z tych ścieżek pomiarowych łączy się z zewnętrznymi wyprowadzeniami, aby również w stanie zmontowanym można było mierzyć sygnały kontrolne na dodatkowych końcówkach wyjściowych. Zarówno dodatkowe ścieżki pomiarowe wewnątrz obwodów scalonych jak i dodatkowe końcówki gotowego obwodu scalonego potrzebują dodatkowej powierzchni, której udział procentowo zwiększa się wraz z postępem miniaturyzacji.
Przykładem dotychczasowego sposobu są znane obwody scalone, w których część ścieżek pomiarowych istniejących wewnątrz obwodu scalonego łączy się z dodatkowymi ścieżkami pomiarowymi do badania sygnałów poszczególnych funkcji układu.
Dalszy sposób według stanu techniki znany jest z opisu patentowego EP 0535776 B1. Na dodatkowej końcówce wejściowej przez przyłożony sygnał i za pomocą wewnętrznej logiki uaktywnia się tryb testowania, aby dzięki temu do dalszych końcówek wejściowych obwodu scalonego doprowadzać wybrane do kontrolowania sygnały poszczególnych zespołów obwodu scalonego.
Wadą tego znanego sposobu jest to, że potrzebne do kontrolowania działania powierzchnie właśnie w przypadku małych, ale silnie zintegrowanych obwodów scalonych zajmują znaczną część całkowitej powierzchni obwodu, przy czym powierzchnia ta jest podzielona na ścieżki pomiarowe wewnątrz obwodu i na dodatkowe końcówki, które są potrzebne do zewnętrznych pomiarów sygnałów. Ze względu na zajmowanie dużej części całej powierzchni półprzewodnika spowodowany przez to udział w kosztach całkowitych układu jest znaczny. Właśnie w przypadku małych obwodów, które są wytwarzane w dużej liczbie sztuk, ma to negatywny wpływ na ich opłacalność.
Zadaniem wynalazku jest opracowanie sposobu, za pomocą którego można uzyskać dostęp do wewnętrznych sygnałów obwodu scalonego przy wykorzystaniu już istniejących końcówek do zewnętrznej kontroli działania. Dalszym zadaniem wynalazku jest opracowanie układu połączeń do przeprowadzania tego sposobu, który można łatwo i tanio wytwarzać.
Istota wynalazku polega na tym że sygnały wytwarzane wewnątrz obwodu scalonego SA przez sygnały wytwarzane przez zespół komutacyjny, które w normalnym trycie działania nie SA mierzone na wyjściach, przełączane w celu kontroli działania jako sygnały kontrolne na istniejące wyjścia sygnałowe. W tym celu przy przyłożonym napięciu zasilania na co najmniej jedno wyjście sygnałowe obwodu scalonego podawana jest określona wartość potencjał, przez co obwód scalony przełącza się w tryb testowania. Dzięki temu sygnał kontrolny wytworzony przez zespół komutacyjny obwodu scalonego jest podawany na wyjście sygnałowe. Aby przełączenie w tryb testowania można było osiągnąć niezawodnie, konieczne jest, by wartość potencjału przykładana do wyjścia synglowego różniła się od wartości napięcia wyjściowego podawanego podczas normalnego działania obwodu scalonego na wyjście sygnałowe. Szczególnie korzystne jest, kiedy wartość potencjału na wyjściu sygnałowym jest przykładana lub ustawiana za pomocą biernego elementu układu, na przykład za pomocą rezystora.
Korzystne w porównaniu ze stanem techniki jest, ze nie trzeba stosować żadnych wewnętrznych ścieżek pomiarowych przy poszczególnych częściach układu zespołu komutacyjnego podczas konstruowania układu, a przez to uzyskuje się oszczędność powierzchni półprzewodnika. Ponadto nie potrzeba żadnych dodatkowych końcówek i przez to ścieżek łączących do przełączania obwodu scalonego w tryb testowania lub do mierzenia sygnałów kontrolnych. W szczególności przy obwodach scalonych, których wyjścia sygnałowe są wykonane jako rezystory -rozwarty kolektor z podciąganiem-, daje się w bardzo kosztowny sposób za pomocą rezystora ustawić wartość potencjału, za pomocą którego obwód scalony przełącza się do trybu testowania. Ponadto jest to sposób niezależny od tego, czy na wejście sygnałowe obwodu scalonego jest podany sygnał wejściowy. W szczególności sygnały wyjściowe z części układu badanego obwodu scalonego, które mają przykładowo stopień oscylatora, mogą być podawane jako sygnały kontrolne na wyjście sygnałowe. Ponadto możliwe jest również
PL 197 810 B1 mierzenie sygnału kontrolnego przy sygnale wejściowym przyłożonym do wejścia sygnałowego obwodu scalonego, aby przez to sprawdzać zwłaszcza przetwarzające sygnał części układu zespołu komutacyjnego.
W dalszym rozwinięciu tego sposobu do wyjścia sygnałowego można przykładać również więcej wartości potencjału. Przez przyporządkowanie określonych wartości potencjału różnym sygnałom kontrolnym można na jednym wyjściu sygnałowym mierzyć kolejno różne sygnały kontrolne. Dzięki temu w przypadku obwodów scalonych, które mają tylko jedno wyjście sygnałowe można małym kosztem układu analizować kolejno różne sygnały kontrolne na jednym wyjściu sygnałowym.
W dalszym rozwinięciu wynalazku przed przełączeniem obwodu scalonego w tryb testowania korzystne jest, by za pomocą zespołu sterującego sprawdzić wartość potencjału przyłożonego do wyjścia sygnałowego w uprzednio określonym okienku czasowym na zgodność z wartością odniesienia, a w drugim okienku czasowym przełączyć obwód scalony w tryb testowania, jeżeli wartość potencjału przyłożonego do wyjścia sygnałowego jest zgodna z uprzednio określoną wartością odniesienia. Korzystne jest przy tym, kiedy wartość potencjału ustawiona na wyjściu sygnałowym jest stała w czasie, a sygnał kontrolny stanowi napięcie przemienne. Dzięki temu za pomocą zewnętrznego układu pomiarowego można łatwo oddzielić składowe stałe. W porównaniu ze stanem techniki można potem sposobem według wynalazku przeprowadzić łatwo i tanio przełączenie obwodu scalonego do trybu testowania za pomocą jednego rezystora.
Przy wielu wyjściach sygnałowych w dalszym rozwinięciu tego sposobu możliwe jest, że zespół sterujący sprawdza wartość potencjału ustawioną na wyjściu sygnałowym, a na dalsze wyjście sygnałowe podaje sygnał kontrolny. Korzystne przy tym jest, że nie ma superpozycji z ustawioną wartością napięcia stałego, a w przypadku sygnału kontrolnego można mierzyć składową stałą (przesunięcie).
W innym dalszym rozwinięciu tego sposobu za pomocą zespołu sterującego przeprowadza się operację zgodną z algebrą Boole'a na wartości potencjału ustawionej na wyjściu sygnałowym i na sygnale części układu zespołu komutacyjnego. Przez operację l z dysjunktywną wartością sygnału można przykładowo uniemożliwić przełączenie obwodu scalonego przez potencjał przyłożony do wyjścia sygnałowego do trybu testowania. Korzystne jest, kiedy operacja ta jest przeprowadzana z napięciem wysterowania stopnia wyjściowego obwodu scalonego. Przez taką postać realizacji sposobu według wynalazku udaje się na wyjściu sygnałowym szczególnie niezawodnie uniemożliwiać niepożądane nakładanie się sygnału kontrolnego w trybie testowania n sygnał w normalnej pracy, to znaczy przykładowo przy przyłożonych sygnałach wejściowych - przyłożonych sygnałów wyjściowych.
Badania zgłaszającego wykazały, że korzystne jest, gdy w zależności od wartości napięcia ustawionych na wyjściu sygnałowym wybierane są różne sygnały kontrolne, przy czym przykładowo zespół sterujący przy określonych wartościach potencjału wewnątrz zespołu komutacyjnego celowo aktywizuje lub dezaktywizuje części układu. Dzięki temu przy sygnałach kontrolnych zarówno z przyłożonym sygnałem wejściowym jak i bez niego dają się wytwarzać określone kształty przebiegu sygnałów kontrolnych.
W innym dalszym rozwinięciu sposobu według wynalazku obwód scalony przełącza się do trybu testowania, kiedy wartość lub wartości potencjału podawanego na wyjście sygnałowe obwodu scalonego jest/są w zakresie dyskryminatora okienkowego. Korzystne jest przy tym, kiedy sygnały kontrolne pod względem swej wysokości, to znaczy amplitudy i przesunięcia spowodowanego przez składową stałą są ustawiane za pomocą wzmacniaczy sygnałowych tak, że przesunięcie sygnału kontrolnego, powodowane przez składową stałą, odpowiada wartości potencjału ustawionej na wyjściu sygnałowym, a maksymalna amplituda sygnału kontrolnego jest wewnątrz zakresu określonego przez dany dyskryminator okienkowy. Jeżeli pracuje się z kilkoma dyskryminatorami okienkowymi, można przez to uniknąć przeniku pomiędzy sąsiednimi okienkami dyskryminatorów. Dodatkowo wartość napięcia stałego na wyjściu sygnałowym zmienia się tylko nieznacznie.
Do realizacji sposobu według wynalazku nadaje się korzystnie przedstawiony nowy układ połączeń. Zaletą integracji zespołu sterującego i co najmniej jednego elementu komutacyjnego według drugiego wymienionego zadania przedmiotowego wynalazku jest to, że niewielkim dodatkowym kosztem układowym można uniknąć wszystkich wewnętrznych ścieżek pomiarowych. Dalsza zaleta polega na tym, że pojedynczy rezystor dołączony do wyjścia sygnałowego wystarczy, by przełączać obwód scalony przy przyłożonym napięciu zasilania do trybu testowania.
Sposobem według wynalazku sprawdzenie funkcji komutacyjnych przeprowadza się na podstawie końcówki wyjściowej, do której przy normalnym działaniu obwodu scalonego doprowadzony jest sygnał wyjściowy. Przez prosty układ zewnętrzny, za pomocą którego na wyjściu sygnałowym
PL 197 810 B1 ustawia się uprzednio określoną wartość napięcia przełącza się za pomocą scalonego obwodu sterującego obwód scalony w tryb testowania, w którym podaje on wybrane sygnały do kontrolowania na wyjście sygnałowe. Nie są potrzebne dodatkowe wewnętrzne ścieżki pomiarowe jak również dodatkowe końcówki wyjściowe.
Sposób według wynalazku jest poniżej objaśniony na podstawie przykładu wykonania w powiązaniu z rysunkiem gdzie fig. 1 przedstawia pierwszy układ połączeń do stosowania sposobu według wynalazku, fig. 2 - drugi układ połączeń do stosowania sposobu według wynalazku.
Zadaniem obwodu scalonego IC pokazanego na fig. 1 jest podawanie sygnałów wyjściowych z układu jako sygnałów kontrolnych na wyjście sygnałowe obwodu scalonego, jeżeli na wyjściu przyłożona z zewnątrz wartość potencjału, którą można ustawiać przykładowo za pomocą zewnętrznej rezystancji, odpowiada zadanej wartości odniesienia. W tym celu obwód scalony IC ma końcówkę wejściową IN. i końcówkę wyjściową OUT. Końcówka wyjściowa OUT jest z zewnątrz poprzez węzeł 100 dołączona do potencjału odniesienia RV albo poprzez rezystor W1 włączany za pomocą łącznika T1. albo poprzez rezystor W2 włączany za pomocą łącznika T2. Ponadto obwód scalony ma jeszcze jedną końcówkę, na której występuje napięcie zasilania VS i końcówkę, która jest połączona z potencjałem odniesienia RV.
W obwodzie scalonym IC zawarte są dwa zespoły funkcyjne. Pierwszy zespół funkcyjny zawiera funkcje niezbędne do normalnego działania obwodu scalonego, które za wyjątkiem elementu obciążającego RL włączonego pomiędzy napięcia VDD a węzeł 50 jako element podciągający do poziomu wysokiego, są przedstawione jako zespół komutacyjny SCH. a drugi zespół funkcyjny zawiera moduł rozpoznawania trybu testowania, który złożony jest z zespołu sterującego ST oraz z pierwszego i drugiego sterowanego elementu komutacyjnego E1 i E2. Zespół komutacyjny SCH ma pierwsze wejście, do którego dołączony jest wejściem sygnałowym IN. obwód scalony IC oraz drugie wejście, na które podawany jest sygnał MS, jak również pierwszy przewód wyjściowy, który jest połączony ze sterującym zespołem ST. drugi przewód wyjściowy, który jest połączony z elementem komutacyjnym E1, na który podawany jest badany sygnał SW1 i trzeci przewód wyjściowy, który jest połączony z komutacyjnym elementem E2, na który podawany jest badany sygnał SW2. Wyjścia obu elementów komutacyjnych E1 i E2 są połączone z węzłem 50. Ponadto węzeł 50 jest połączony z wyjściem sygnałowym OUT scalonego obwodu IC i przewodem 5 ze sterującym zespołem ST. Sterujący zespół ST ma pierwsze wyjście, na które podawany jest sygnał MS. połączone ze sterującym wejściem komutacyjnego elementu E1 i z drugim wejściem komutacyjnego zespołu SCH oraz drugie wyjście, które jest połączone ze sterującym wejściem komutacyjnego elementu E2.
Poniżej jest objaśnione działanie obwodu. Można przy tym odróżnić dwa rodzaje pracy obwodu scalonego.
W pierwszym rodzaju pracy rezystor W1 jest za pomocą łącznika T1 oddzielony od sygnałowego wyjścia OUT. Ponieważ na sygnałowym wyjściu OUT obwodu scalonego IC nie ma na skutek tego potencjału, który odpowiada wartości określonej przez sterujący zespół ST zatem obwód scalony nie jest przełączony do trybu testowania. Gdy tylko do wejściowej końcówki IN przyłożony zostanie wejściowy sygnał ES, na pierwszym wyjściu komutacyjnego zespołu SCH podawany jest na sterujące wejście ST wyprowadzony sygnał OS. Sterujący zespół ST podaje sygnał na przewodzie 5 bez zmian na węzeł 50. na skutek czego sygnał OS występuje jako sygnał wyjściowy na wyjściu OUT scalonego obwodu IC.
W drugim rodzaju pracy za pomocą łącznika T1 poprzez rezystor W1 w połączeniu z obciążającym elementem RL na wyjściu OUT ustalany jest określony potencjał, na skutek czego obwód scalony IC jest przełączony do trybu testowania. Układ połączeń do rozpoznawania potencjału objaśniony jest na podstawie fig. 2. Przez przełączenie do trybu testowania ze sterującego zespołu ST za pomocą sygnału MS wewnątrz komutacyjnego zespołu SCH wybierany jest określony blok komutacyjny, który podaje sygnał SW1 na komutacyjny element E1. Ponadto sygnał NE spowoduje zamknięcie komutacyjnego elementu E1 i sygnał SW1 podawany jest jako sygnał kontrolny na sygnałowe wyjście OUT. Aby był tylko niewielki wpływ na potencjał napięcia stałego na węźle 50. w przypadku sygnału kontrolnego SW1 chodzi o sygnał napięcia przemiennego. Jeśli za pomocą łącznika T1 rezystor jest oddzielony od sygnałowego wyjścia OUT, wówczas potencjał węzła 50 narasta, aż do napięcia VDD. a sterujący zespół ST przełącza obwód scalony IC z powrotem do normalnego stanu pracy, to znaczy za pomocą komutacyjnego elementu E1 sygnał SW1 zostaje oddzielony od węzła 50, a wybór określonego bloku komutacyjnego przez sygnał MS zostaje zlikwidowany.
Zadaniem przedstawionego na fig. 2 obwodu scalonego IC jest dostarczanie sygnału napięcia przemiennego w normalnym działaniu. Podczas gdy układ zewnętrzny obwodu scalonego IC jest
PL 197 810 B1 identyczny z postacią wykonania opisaną na podstawie fig. 1, to w rozszerzeniu postaci wykonania z fig. 1 opisana jest korzystna realizacja sterującego zespołu ST. W przedstawionej postaci wykonania przełączanie obwodu scalonego do trybu testowania jest zależne od wyniku logicznego połączenia ustawionej wartości potencjału i sygnału wysterowania stopnia wyjściowego obwodu scalonego IC. Wewnątrz obwodu scalonego IC wejście IN jest połączone z wejściem komutacyjnego elementu SCH1. Ponadto komutacyjny element SCH1 ma drugie wejście, na które podawany jest sygnał MS i pierwsze wyjście, na którym występuje sygnał OS. podawany na węzeł 10, jak również drugie wyjście, na którym występuje pierwszy badany sygnał S1. który jest podawany na bezinwersyjne wejście pierwszego wzmacniacza LE1 i trzecie wyjście, na którym występuje drugi badany sygnał S2, podawany na bezinwersyjne wejście drugiego wzmacniacza LE2. Ponadto z węzłem 10 połączone jest jeszcze wejście stopnia AS wyjścia sygnału, przykładowo wzmacniacz impedancyjny i odpowiednio pierwsze dysjunktywne wejście 20 i 30 bramki l L1 i L2. Wyjście wyjściowego stopnia sygnałowego AS jest połączone z węzłem 50. z którym oprócz sygnałowego wyjścia OUT połączony jest obciążający rezystor RL komutowany w zależności od napięcia VDD oraz odpowiednio wyjście sterowanego elementu komutacyjnego E1 i sterowanego elementu komutacyjnego E2. Ponadto z węzłem 50 połączone jest pierwsze bezinwersyjne wejście komparatora I1, oraz pierwsze bezinwersyjne wejście komparatora I2. Na inwersyjnym wejściu komparatora I1 występuje dolne napięcie progowe V1, które wraz z podawanym na inwersyjne wejście komparatora I2 drugim górnym napięciem progowym V2 tworzy dyskryminator okienkowy. Wyjście komparatora I1 jest połączone z konjunktywnym wejściem bramki l L1, a wyjście drugiego komparatora I2 jest połączone z drugim dysjunktywnym wejściem bramki l L1. Wyjście bramki L1, na którym występuje sygnał SE1 jest połączone zarówno ze sterującym wejściem komutacyjnego elementu E1. jak i z drugim wejściem komutacyjnego zespołu SCH1. Ponadto węzeł 50 jest połączony z pierwszym bezinwersyjnym wejściem komparatora I3 oraz z pierwszym bezinwersyjnym wejściem komparatora I4. Na inwersyjnym wejściu komparatora L3 występuje dolne napięcie progowe V3, które wraz z występującym na inwersyjnym wejściu komparatora I4 górnym napięciem progowym V4 tworzy drugi dyskryminator okienkowy. Wyjście komparatora I3 jest połączone z konjunktywnym wejściem bramki l L2, a wyjście komparatora I4 jest połączone z drugim dysjunktywnym wejściem bramki l L2. Wyjście bramki L2, na którym występuje sygnał SE2, jest połączone ze sterującym wejściem obciążającego elementu E2. Ponadto na inwersyjnym wejściu wzmacniacza LE1 występuje napięcie odniesienia P1. Wyjście wzmacniacza LE1 na którym występuje sygnał SW1, jest za pomocą sterowanego elementu komutacyjnego E1 połączone z węzłem 50. Ponadto na inwersyjnym wejściu regulowanego wzmacniacza LE2 występuje napięcie odniesienia P2. Wyjście wzmacniacza LE2, na którym występuje sygnał SW2, jest za pomocą sterowanego elementu komutacyjnego E2 połączone z węzłem 50.
Poniżej jest opisane działanie obwodu scalonego IC w zależności od układu zewnętrznego. Można rozróżnić dwa rodzaje pracy:
W pierwszym rodzaju pracy, który jest normalnym rodzajem pracy, na wejściu sygnałowym IN występuje sygnał wejściowy ES, z którego zespół komutacyjny SCH1 wyprowadza wejściowy sygnał OS dla wzmacniacza wyjściowego AS. Ponieważ na węźle 10, a więc na obu pierwszych wejściach logicznych bramek L1 i L2 występuje sygnał, wynikiem obu operacji logicznych l jest -fałsz-. Z tego powodu potencjał węzła 50 nie jest uwzględniany, to znaczy również wartość potencjału ustawiana przez rezystor W1 nie przełącza obwodu scalonego w tryb testowania. Na skutek tego oba sterowane elementy komutacyjne E1 i E2 pozostają otwarte. Na sygnałowym wyjściu OUT występuje wzmacniany sygnał OS, przy czym stanowi on sygnał wyjściowy w normalnym działaniu obwodu scalonego IC.
W drugim rodzaju pracy na węźle 10 nie ma sygnału OS. Na skutek tego obwód scalony IC zostaje przełączony przez układ zewnętrzny do trybu testowania, jeżeli wartość potencjału ustawionego na węźle 50 leży wewnątrz interwału jednego z dwóch dyskryminatorów okienkowych. W przedstawionej postaci wykonania za pomocą łącznika T1, przez rezystor W1 w połączeniu z rezystorem obciążenia RL na węźle 50 ustawiany jest potencjał, który leży wewnątrz interwału napięcia określonego przez pierwszy dyskryminator okienkowy. Ponieważ tylko na trzech wejściach logicznej bramki L1 sygnały mają prawidłową biegunowość, tylko wynik operacji logicznej l bramki L1 jest -prawda-, a sygnał wyjściowy SE1 ma poziom wysoki. Równocześnie z zamknięciem elementu komutacyjnego E1 z sygnału SE1 w zespole komutacyjnym SCH1 wybierana jest uprzednio określona część i wytwarzana jest postać sygnału, która w formie sygnału S1 podawana jest przez wzmacniacz LE1 jako sygnał SW1 na węzeł 50. Na skutek tego na sygnałowym wyjściu OUT występuje badany sygnał SW1. Gdy łącznik T1 zostaje otworzony, potencjał na węźle 50 wzrasta powyżej górnej wartości granicznej
PL 197 810 B1 pierwszego dyskryminatora okienkowego, a sygnał wyjściowy SE1 bramki logicznej L1 zostaje przełączony na niski poziom, ponieważ teraz wynik operacji logicznej tej bramki jest -fałsz-. Wybór uprzednio określonej części komutacyjnej zostaje zakończony i element komutacyjny E1 oddziela sygnał SW1 od węzła 50. Za pomocą obciążającego elementu RL węzeł 50 zostaje podniesiony do wartości napięcia VDD (podciąganie) dopóki żadne dalsze sygnały nie są doprowadzane do węzła 50.
Jeżeli za pomocą łącznika T2 rezystor W2 zostanie połączony z sygnałowym wyjściem OUT, na węźle 50 ustawia się potencjał, który leży wewnątrz interwału drugiego dyskryminatora okienkowego. Na skutek tego tylko wynik działania bramki L2 jest -prawda-, a sygnał kontrolny SW2 jest podawany za pomocą elementu komutacyjnego E2 na sygnałowe wyjście OUT. Jeżeli rezystor W2 zostanie odłączony, wówczas bramka L2 za pomocą elementu komutacyjnego E2 odłącza sygnał kontrolny SW2 od sygnałowego wyjścia OUT, a potencjał węzła 50 zostaje podniesiony do wartości napięcia VDD.
Aby oba kontrolne sygnały SW1 i SW2 miały tylko niewielki wpływ na wartość napięcia stałego na węźle 50 lub by na skutek zbyt dużej amplitudy napięcia przemiennego sygnałów SW1 i SW2 nie dochodziło do sprzężenia z drugim dyskryminatorem okienkowym, sygnały S1 i S2 ze wzmacniaczy LE1 i LE2 występują ze swą maksymalną amplitudą jak również z tłumieniem składowej stałej. Aby osiągnąć możliwie dużą amplitudę, korzystne jest takie wybieranie przesunięcia składowej stałej sygnałów SW1 i SW2, by leżało ono w środku interwału odpowiedniego dyskryminatora okienkowego. Jeżeli elementy komutacyjne E1 i E2 są otwarte, sygnały kontrolne występują tylko na odpowiednich wejściach elementów komutacyjnych E1 i E2.
W odróżnieniu od bramki logicznej L1 wyjście bramki logicznej I2 jest połączone wyłącznie ze sterującym wejściem elementu komutacyjnego E2. Dlatego za pomocą sygnału SE2 nie można przeprowadzić żadnego wyboru, to znaczy aktywacji lub dezaktywacji funkcji komutacyjnych wewnątrz komutacyjnego zespołu SCH1.
Na zakończenie należy zauważyć, że liczba sygnałów kontrolnych przy tym sposobie jest ograniczona tylko przez wartość amplitudy sygnałów kontrolnych i niezbędne odstępy poszczególnych wartości napięcia występujących na wyjściu sygnałowym.
Claims (13)
1. Sposób badania obwodu scalonego (IC), który ma pewną Ilczbę sygnałowych wyjść (OUT) i daje się przełączać w stan testowania oraz ma co najmniej jeden zespół (SCH) przełączający, znamienny tym, że w celu przełączenia do trybu testowania niezależnie od sygnału na wejściu (IN) obwodu scalonego do jednego z sygnałowych wyjść (OUT) badanego obwodu scalonego przykłada się przez selektywne łączenie tego wyjścia sygnałowego z elementem biernym potencjał o wartości różniącej się od wartości napięcia wyjściowego podawanego na to wyjście sygnałowe przy normalnej pracy badanego obwodu scalonego, zaś w trybie testowania co najmniej jeden kontrolny sygnał (SW1, SW2) wytwarzany przez zespół (SCH) przełączający podaje się na co najmniej jedno z sygnałowych wyjść (OUT) badanego obwodu scalonego.
2. Sposób według z^^tr^. 1, tym, że pc^^^r^cc^t o wymienionej wartości or^s^^ co najmniej jeden kontrolny sygnał (SW1, SW2) przykłada się do tego samego sygnałowego wyjścia (OUT).
3. Sposób według 1 albo 2, znamienny tym. że w tiybie zespół łączący wytwarza wiele kontrolnych sygnałów (SW1, SW2), z których każdy podaje się przez przyłożenie potencjału o określonej wartości na jedno z sygnałowych wyjść (OUT).
4. Sposób według zas^z. 1 albo 2, znamienny tym. że w łty bie testowa nia zespół łączący wytwarza wiele kontrolnych sygnałów (SW1, SW2), z których każdy podaje się przez przyłożenie potencjału o określonej wartości na jedno z sygnałowych wyjść (OUT), a także, że w pierwszym zadanym okienku czasowym potencjał na tym jednym sygnałowym wyjściu (OUT) porównuje się z zadaną wartością (P1, P2, P3, P4) odniesienia, a w drugim okienku czasowym scalony obwód (IC) przełącza się w tryb testowania.
5. Sposób według zas^z. 1 albo 2, znamienny tym. że w tybie testowania zespóó łączący w^twarza wiele kontrolnych sygnałów (SW1, SW2), z których każdy podaje się przez przyłożenie potencjału o określonej wartości na jedno z sygnałowych wyjść (OUT) a także, że w pierwszym zadanym okienku czasowym potencjał na tym jednym sygnałowym wyjściu (OUT) porównuje się z zadaną wartością (P1, P2, P3, P4) odniesienia, a w drugim okienku czasowym scalony obwód (IC) przełącza się
PL 197 810 B1 w tryb testowania, oraz że do jednego z sygnałowych wyjść (OUT) przykłada się potencjał o określonej wartości, a kontrolny sygnał (SW1, SW2) wyprowadza się na innym wyjściu sygnałowym.
6. Sposóbwedługzastrz. 1 albo 2, znamiennytym, że w t rybietestowania zespół łączący wytwarza wiele kontrolnych sygnałów (SW1, SW2), z których każdy podaje się przez przyłożenie potencjału o określonej wartości na jedno z sygnałowych wyjść (OUT), a także, że w pierwszym zadanym okienku czasowym potencjał na tym jednym sygnałowym wyjściu (OUT) porównuje się z zadaną wartością (P1, P2, P3, P4) odniesienia, a w drugim okienku czasowym scalony obwód (IC) przełącza się w tryb testowania, oraz że przełączanie w tryb testowania jest zależne od wyniku operacji logicznej, którą przeprowadza się pomiędzy wartością potencjału przyłożonego do jednego z sygnałowych wyjść (OUT) a sygnałem (OS) wytworzonym przez łączącą część (SCH).
7. Sposóbwedługzastrz. 1 albo 2, znamienny tym, że w t rybietestowania zespóó 1ć^<c^^c^c- wytwarza wiele kontrolnych sygnałów (SW1, SW2), z których każdy podaje się przez przyłożenie potencjału o określonej wartości na jedno z sygnałowych wyjść (OUT) a także, że w pierwszym zadanym okienku czasowym potencjał na tym jednym sygnałowym wyjściu (OUT) porównuje się z zadaną wartością (P1, P2, P3, P4) odniesienia, a w drugim okienku czasowym scalony obwód (IC) przełącza się w tryb testowania, oraz że przełączanie w tryb testowania jest zależne od wyniku operacji logicznej, którą przeprowadza się pomiędzy wartością potencjału przyłożonego do jednego z sygnałowych wyjść (OUT) a sygnałem (OS) wytworzonym przez łączącą część (SCH), oraz że przy przełączeniu w tryb testowania w łączącym zespole (SCH) aktywuje się lub dezaktywuje się bloki łączące.
8. Sposóbwedługzastrz. 1 albo 2, znamiennytym, że w t rybietestowania zespóó wytwarza wiele kontrolnych sygnałów (SW1, SW2), z których każdy podaje się przez przyłożenie potencjału o określonej wartości na jedno z sygnałowych wyjść (OUT) a także, że w pierwszym zadanym okienku czasowym potencjał na tym jednym sygnałowym wyjściu (OUT) porównuje się z zadaną wartością (P1, P2, P3, P4) odniesienia, a w drugim okienku czasowym scalony obwód (IC) przełącza się w tryb testowania, oraz że przełączanie w tryb testowania jest zależne od wyniku operacji logicznej, którą przeprowadza się pomiędzy wartością potencjału przyłożonego do jednego z sygnałowych wyjść (OUT) a sygnałem (OS) wytworzonym przez łączącą część (SCH), oraz że przy przełączeniu w tryb testowania w łączącym zespole (SCH) aktywuje się lub dezaktywuje się bloki łączące, oraz że wartość potencjału przykładanego do jednego z sygnałowych wyjść (OUT) mieści się wewnątrz przedziału dyskryminatora okienka.
9. Sposóbwedługzastrz. 1 albo 2, znamienny tym, że w 1 rybietestowania zespóó 1ączący wytwarza wiele kontrolnych sygnałów (SW1, SW2), z których każdy podaje się przez przyłożenie potencjału o określonej wartości na jedno z sygnałowych wyjść (OUT) a także, że w pierwszym zadanym okienku czasowym potencjał na tym jednym sygnałowym wyjściu (OUT) porównuje się z zadaną wartością (P1, P2, P3, P4) odniesienia, a w drugim okienku czasowym scalony obwód (IC) przełącza się w tryb testowania, oraz że przełączanie w tryb testowania jest zależne od wyniku operacji logicznej, którą przeprowadza się pomiędzy wartością potencjału przyłożonego do jednego z sygnałowych wyjść (OUT) a sygnałem (OS) wytworzonym przez łączącą część (SCH), oraz że przy przełączeniu w tryb testowania w łączącym zespole (SCH) aktywuje się lub dezaktywuje się bloki łączące, oraz że wartość potencjału przykładanego do jednego z sygnałowych wyjść (OUT) mieści się wewnątrz przedziału dyskryminatora okienka, oraz że wartość kontrolnego sygnału (SW1, SW2) mieści się w przedziale napięcia określonym przez dyskryminator okienka.
10. Układ do badania obwodu scalonego ze scalonym obwodem (IC), który ma pewną Ilczbę sygnałowych wyjść (OUT), co najmniej jeden łączący element (E1, E2) i co najmniej jeden zespół (SCH) przełączający, znamienny tym, że obwód scalony (IC) w celu rozpoznawania potencjału podanego na jedno z sygnałowych wyjść (OUT) ma sterujący zespół (ST), który jest połączony z tym sygnałowym wyjściem (OUT), przy czym sygnałowe wyjście (OUT) jest selektywnie łączone z elementem biernym, takim jak rezystor (W1, W2), przy czym sterujący zespół (ST) jest połączony z co najmniej jednym łączącym elementem (E1, E2), zaś wejście łączącego elementu (E1, E2) jest połączone z wyjściem zespołu przełączającego (SCH), a wyjście łączącego elementu (E1, E2) jest połączone z jednym z sygnałowych wyjść (OUT), przy czym scalony obwód (IC) w zależności od przyłożonego potencjału jest przełączany w tryb testowania, w którym element łączący jest uaktywniany w celu wyprowadzenia co najmniej jednego z kontrolnych sygnałów (SW1, SW2) wytwarzanych przez zespół przełączający na wyjściu sygnałowym badanego obwodu scalonego.
11. Układ w^c^łłK3Z£^^tr^^. 10, tym, że sserujący zespóó 1ST) i wyjście 1ączącegoelementu (E1, E2) są połączone z tym samym sygnałowym wyjściem (OUT).
PL 197 810 B1
12. Układ według zastrz. 10, znamienny tym, że sterujący zespół (ST) oraz wyjście łączącego elementu (E1, E2) są połączone z różnymi wyjściami sygnałowymi.
13. Układ według zastrz. 10 albo 11, albo 12, znamienny tym, że sterujący zespół (ST) w celu dopasowania badanych sygnałów do potencjału sygnałowego wyjścia (OUT) zawiera wzmacniacz (LE1, LE2), wejście wzmacniacza (LE1, LE2) jest połączone z wyjściem łączącego zespołu (SCH1), wyjście wzmacniacza (LE1, LE2) jest połączone z wejściem łączącego elementu (E1, E2), sterujący zespół (ST) zawiera co najmniej dwa komparatory (I1, I2) oraz (I3, I4), które tworzą dyskryminator okienkowy, przy czym w celu powiązania kontrolnych sygnałów (SW1, SW2) z co najmniej jednym dalszym sygnałem (OS) łączący zespół (SCH) ma logiczną bramkę (L1, L2), wejście dyskryminatora okienkowego jest połączone z sygnałowym wyjściem (OUT), wyjście dyskryminatora okienkowego jest połączone z wejściem logicznej bramki (L1, L2), wyjście logicznej bramki (L1, L2) jest połączone z wejściem sterującym łączącego elementu (E1, E2), a w celu wybierania zadanych części obwodu wewnątrz łączącego zespołu (SCH1) wyjście co najmniej jednej logicznej bramki (L1, L2) jest połączone również z łączącym zespołem (SCH1).
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10064478A DE10064478B4 (de) | 2000-12-22 | 2000-12-22 | Verfahren zur Prüfung einer integrierten Schaltung und Schaltungsanordnung |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| PL351223A1 PL351223A1 (en) | 2002-07-01 |
| PL197810B1 true PL197810B1 (pl) | 2008-04-30 |
Family
ID=7668594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PL351223A PL197810B1 (pl) | 2000-12-22 | 2001-12-17 | Sposób i układ do badania obwodu scalonego |
Country Status (9)
| Country | Link |
|---|---|
| US (2) | US6937048B2 (pl) |
| EP (1) | EP1217630B1 (pl) |
| JP (1) | JP3999512B2 (pl) |
| KR (1) | KR20020051831A (pl) |
| CN (1) | CN1189891C (pl) |
| AT (1) | ATE460736T1 (pl) |
| DE (2) | DE10064478B4 (pl) |
| PL (1) | PL197810B1 (pl) |
| TW (1) | TW584734B (pl) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10353586A1 (de) * | 2003-11-17 | 2005-06-30 | Infineon Technologies Ag | Ein/Ausgangschaltanordnung für Halbleiterschaltungen und Verfahren zur Prüfung von Treiberschaltkreisen von Halbleiterschaltungen |
| US7272763B2 (en) * | 2004-09-30 | 2007-09-18 | Lsi Corporation | Built-in self test circuitry for process monitor circuit for rapidchip and ASIC devices |
| DE102005029495A1 (de) * | 2005-06-24 | 2006-12-28 | Texas Instruments Deutschland Gmbh | Integrierter Leistungsschaltkreis |
| DE102005052269A1 (de) * | 2005-10-27 | 2007-05-10 | Atmel Germany Gmbh | Integrierte Schaltung mit integrierter Testhilfe-Teilschaltung |
| JP4967395B2 (ja) * | 2006-03-22 | 2012-07-04 | 富士電機株式会社 | 半導体集積回路 |
| KR20090036395A (ko) * | 2007-10-09 | 2009-04-14 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 기준 전압 인식회로 |
| US7724014B2 (en) * | 2008-02-15 | 2010-05-25 | Texas Instruments Incorporated | On-chip servo loop integrated circuit system test circuitry and method |
| JP4748181B2 (ja) * | 2008-05-07 | 2011-08-17 | 日本テキサス・インスツルメンツ株式会社 | 半導体装置の試験装置および試験方法 |
| KR101647302B1 (ko) * | 2009-11-26 | 2016-08-10 | 삼성전자주식회사 | 프로브 카드 및 이를 포함하는 테스트 장치 |
| ITMI20111418A1 (it) | 2011-07-28 | 2013-01-29 | St Microelectronics Srl | Architettura di testing di circuiti integrati su un wafer |
| TWI445986B (zh) * | 2012-04-02 | 2014-07-21 | Mas Automation Corp | Test system |
| DE102012013072B4 (de) | 2012-07-02 | 2015-01-08 | Micronas Gmbh | Vorrichtung zur Auswertung eines Magnetfeldes |
| DE102018200723A1 (de) * | 2018-01-17 | 2019-07-18 | Robert Bosch Gmbh | Elektrische Schaltung zum Test primärer interner Signale eines ASIC |
| CN110579701A (zh) * | 2019-09-16 | 2019-12-17 | 晶晨半导体(上海)股份有限公司 | 一种集成芯片的引脚连通性的检测方法 |
| CN111426869B (zh) * | 2020-04-24 | 2023-08-22 | 西安紫光国芯半导体有限公司 | 集成电路电流探测装置以及方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62170094A (ja) * | 1986-01-21 | 1987-07-27 | Mitsubishi Electric Corp | 半導体記憶回路 |
| JPH0389182A (ja) * | 1989-08-31 | 1991-04-15 | Sharp Corp | 集積回路装置 |
| US5363383A (en) * | 1991-01-11 | 1994-11-08 | Zilog, Inc. | Circuit for generating a mode control signal |
| KR930009490B1 (ko) * | 1991-07-15 | 1993-10-04 | 금성일렉트론 주식회사 | 순간 테스트 모드 지정회로 |
| JP2827062B2 (ja) * | 1991-09-04 | 1998-11-18 | シャープ株式会社 | 集積回路 |
| US5212442A (en) * | 1992-03-20 | 1993-05-18 | Micron Technology, Inc. | Forced substrate test mode for packaged integrated circuits |
| US5847561A (en) * | 1994-12-16 | 1998-12-08 | Texas Instruments Incorporated | Low overhead input and output boundary scan cells |
| US5568435A (en) * | 1995-04-12 | 1996-10-22 | Micron Technology, Inc. | Circuit for SRAM test mode isolated bitline modulation |
| US5627478A (en) * | 1995-07-06 | 1997-05-06 | Micron Technology, Inc. | Apparatus for disabling and re-enabling access to IC test functions |
| US6037792A (en) * | 1996-12-21 | 2000-03-14 | Stmicroelectronics, Inc. | Burn-in stress test mode |
| DE19735406A1 (de) * | 1997-08-14 | 1999-02-18 | Siemens Ag | Halbleiterbauelement und Verfahren zum Testen und Betreiben eines Halbleiterbauelementes |
| US6265889B1 (en) * | 1997-09-30 | 2001-07-24 | Kabushiki Kaisha Toshiba | Semiconductor test circuit and a method for testing a semiconductor liquid crystal display circuit |
| KR100238256B1 (ko) * | 1997-12-03 | 2000-01-15 | 윤종용 | 직접 억세스 모드 테스트를 사용하는 메모리 장치 및 테스트방법 |
| US5933378A (en) * | 1998-02-26 | 1999-08-03 | Micron Technology, Inc. | Integrated circuit having forced substrate test mode with improved substrate isolation |
-
2000
- 2000-12-22 DE DE10064478A patent/DE10064478B4/de not_active Expired - Lifetime
-
2001
- 2001-12-04 AT AT01128794T patent/ATE460736T1/de not_active IP Right Cessation
- 2001-12-04 EP EP01128794A patent/EP1217630B1/de not_active Expired - Lifetime
- 2001-12-04 DE DE50115381T patent/DE50115381D1/de not_active Expired - Lifetime
- 2001-12-11 US US10/021,746 patent/US6937048B2/en not_active Expired - Lifetime
- 2001-12-17 KR KR1020010079992A patent/KR20020051831A/ko not_active Ceased
- 2001-12-17 PL PL351223A patent/PL197810B1/pl not_active IP Right Cessation
- 2001-12-20 TW TW090131588A patent/TW584734B/zh not_active IP Right Cessation
- 2001-12-21 CN CNB011338601A patent/CN1189891C/zh not_active Expired - Fee Related
- 2001-12-25 JP JP2001391273A patent/JP3999512B2/ja not_active Expired - Fee Related
-
2004
- 2004-07-08 US US10/888,627 patent/US6937051B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CN1189891C (zh) | 2005-02-16 |
| EP1217630A3 (de) | 2005-06-08 |
| US6937051B2 (en) | 2005-08-30 |
| ATE460736T1 (de) | 2010-03-15 |
| HK1048158A1 (en) | 2003-03-21 |
| US20020079916A1 (en) | 2002-06-27 |
| DE10064478B4 (de) | 2005-02-24 |
| EP1217630A2 (de) | 2002-06-26 |
| KR20020051831A (ko) | 2002-06-29 |
| JP2002228726A (ja) | 2002-08-14 |
| US20040239363A1 (en) | 2004-12-02 |
| PL351223A1 (en) | 2002-07-01 |
| JP3999512B2 (ja) | 2007-10-31 |
| TW584734B (en) | 2004-04-21 |
| US6937048B2 (en) | 2005-08-30 |
| EP1217630B1 (de) | 2010-03-10 |
| DE50115381D1 (de) | 2010-04-22 |
| DE10064478A1 (de) | 2002-07-04 |
| CN1363841A (zh) | 2002-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| PL197810B1 (pl) | Sposób i układ do badania obwodu scalonego | |
| US5996102A (en) | Assembly and method for testing integrated circuit devices | |
| US7036062B2 (en) | Single board DFT integrated circuit tester | |
| EP1175624B1 (en) | Integrated circuit with test interface | |
| JP4323804B2 (ja) | シリアル・デバイスのループバック検査の改良 | |
| JP4758439B2 (ja) | 半導体デバイスを試験する方法及びシステム | |
| JP3983318B2 (ja) | 低オーバヘッド入力および出力境界走査セルを含む集積回路 | |
| KR100897009B1 (ko) | 반도체 디바이스를 테스트하기 위한 신호를 생성하는시스템 및 방법 | |
| US6885213B2 (en) | Circuit and method for accurately applying a voltage to a node of an integrated circuit | |
| US7159159B2 (en) | Circuit and method for adding parametric test capability to digital boundary scan | |
| US6944810B2 (en) | Method and apparatus for the testing of input/output drivers of a circuit | |
| US7372288B2 (en) | Test apparatus for testing multiple electronic devices | |
| US6260163B1 (en) | Testing high I/O integrated circuits on a low I/O tester | |
| EP0972207B1 (en) | Connection test method | |
| EP0838689A2 (en) | Test of circuits with Schmitt inputs | |
| US5642364A (en) | Contactless testing of inputs and outputs of integrated circuits | |
| US7480583B2 (en) | Methods and apparatus for testing a circuit | |
| KR100231649B1 (ko) | 커패시터 충전회로를 갖는 검사용 기판 및 이를이용한 집적회로 검사 방법 | |
| JP2710574B2 (ja) | プリスケーラicテスト方法及びテストプローブカード | |
| JP4173229B2 (ja) | Ic試験装置 | |
| KR19990006208A (ko) | 반도체 소자의 esd 테스트 장치 및 그 구동방법 | |
| HK1048158B (en) | Method for testing an integrated circuit | |
| JPH10288650A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Decisions on the lapse of the protection rights |
Effective date: 20131217 |