PL222259B1

PL222259B1 - Sposób i układ do wykrywania krótkich sygnałów lokacyjnych

Info

Publication number: PL222259B1
Application number: PL395636A
Authority: PL
Inventors: Włodzimierz Pogribny; Igor Rozhankivsky; Tadeusz Leszczyński
Original assignee: Univ Technologiczno Przyrodniczy Im Jana I Jędrzeja Śniadeckich
Priority date: 2011-07-12
Filing date: 2011-07-12
Publication date: 2016-07-29
Also published as: PL395636A1

Description

(12) OPIS PATENTOWY (19) PL (11) 222259 (13) B1 (21) Numer zgłoszenia: 395636 ^{(51) Int.Cl.}

H04L 27/00 (2006.01) G01S 13/26 (2006.01) H03K 9/06 (2006.01) (22) Data zgłoszenia: 12.07.2011 (54)

Sposób i układ do wykrywania krótkich sygnałów lokacyjnych

(43) Zgłoszenie ogłoszono: 21.01.2013 BUP 02/13	(73) Uprawniony z patentu: UNIWERSYTET TECHNOLOGICZNO-PRZYRODNICZY IM. JANA I JĘDRZEJA ŚNIADECKICH W BYDGOSZCZY, Bydgoszcz, PL
(45) O udzieleniu patentu ogłoszono: 29.07.2016 WUP 07/16	(72) Twórca(y) wynalazku: WŁODZIMIERZ POGRIBNY, Bydgoszcz, PL IGOR ROZHANKIVSKY, Bydgoszcz, PL TADEUSZ LESZCZYŃSKI, Bydgoszcz, PL
	(74) Pełnomocnik: rzecz. pat. Piotr Jankowski

PL 222 259 B1

Opis wynalazku

Przedmiotem wynalazku jest sposób i układ do wykrywania krótkich (B-T < 100) sygnałów lokacyjnych z liniową modulacją częstotliwości (sygnałów chirp), w którym skuteczność wykrywania tego typu sygnałów przy zastosowaniu technik cyfrowych i filtracji dopasowanej w dziedzinie czasu zależy w znacznym stopniu od fazy początkowej sygnału oraz częstotliwości jego próbkowania.

Z opisu polskiego zgłoszenia patentowego nr P. 390 905 znany jest sposób wykrywania krótkich sygnałów lokacyjnych typu chirp, próbkowanych z częstotliwością f_s = 1/T_s, bliską częstotliwości Nyquista, wykorzystujący jedno wspólne analogowo-cyfrowe przetwarzanie sygnału wejściowego o częstotliwości próbkowania n-krotnie większej od f_s z następną demultipleksacją próbek na n równoległych filtracji dopasowanych w dziedzinie czasu, przy czym każda filtracja szeregów próbek przerzedzonych n-krotnie i przesuniętych w czasie pomiędzy sobą o T/n odbywa się z częstotliwością f_s, natomiast odpowiedzi impulsowe każdej filtracji są jednakowe i zostają dobierane w oparciu o odwrócony zbiór próbek sygnału chirp określanych przy stosowaniu częstotliwości próbkowania f_s.

Układ według opisu polskiego zgłoszenia patentowego nr P. 390 905 zawiera przetwornik analogowo-cyfrowy, generator, demultiplekser, układ dystrybucyjny i blok przetwarzania sygnałów cyfrowych składający się z n jednakowych kanałów filtracji dopasowanej (F1), (F2), ... (Fn) oraz z wspólnego układu pamięci dla współczynników wagowych i z wspólnego układu wyjściowego (OUT), który oblicza i wybiera wyniki wyłącznie tego filtru, w którym uzyskano maksymalny odstęp listka głównego od listków bocznych, przy czym każdy kanał filtracji dopasowanej zawiera filtr dopasowany, szeregowo połączony z blokiem usuwania ujemnych wyników splotów i z układem pamięci dla dodatnich w yników filtracji.

Struktura cyfrowego filtru dopasowanego o odpowiedzi impulsowej zawierającej m współczynników jest opisana w różnych źródłach (np. Richard G. Lyons, Wprowadzenie do cyfrowego przetwarzania sygnałów, WKL, Warszawa, 1999, str. 12. rys. 5.13 lub Włodzimierz Pogribny, Tadeusz Leszczyński. Ihor Rozhankivsky, Edward Sedek, Methods of Increase of Short Chirp Signals Compression, Proceedings of the Intern. Confer. On „Computer as a Tool”, 2007, Warsaw, str. 935, fig.7) i zawiera m-1 szeregowo połączonych elementów opóźniających, m układów mnożących i sumator akumulujący.

Zastosowanie analogowo-cyfrowego przetwarzania sygnału wejściowego przy częstotliwości próbkowania n-krotnie większej od f_s z następną demultipleksacją próbek na n równoległych filtracji dopasowanych o jednakowych optymalnych odpowiedziach impulsowych pozwala na maksymalne dopasowanie systemu filtracji n-kanałowej do początku wejściowego sygnału chirp niezależnie od jego początkowego przesunięcia w zakresie jednego okresu próbkowania T_s, natomiast wykorzystanie n filtrów dopasowanych o znanej strukturze wiąże się z dużą złożonością całego układu do wykrywania sygnałów lokacyjnych, ponieważ wymaga stosowania n · m układów mnożenia oraz z ograniczeniem szybkości działania spowodowanym głównie pracochłonnością układów mnożenia.

Istota sposobu wg wynalazku charakteryzuje się tym, że w celu zwiększenia ekonomiczności (struktury i pobieranej mocy) układu do wykrywania sygnałów chirp oraz zwiększenia jego szybkości, celem określenia wyniku mnożenia danej wartości sygnału wejściowego z odpowiedzią impulsową tego sygnału adresuje się za pomocą cyfrowych próbek sygnału wejściowego w postaci binarnych słów kodowych, znajdujących się w elementach opóźniających, pamięć ROM zawierającą wyniki mnożenia każdego z m współczynników odpowiedzi impulsowej przez wszystkie możliwe wartości sygnału wejściowego.

Ponieważ współczynniki odpowiedzi impulsowej są niezmienne, każdy układ pamięci ROM, zawiera 2^r wyników mnożenia r-bitowych słów kodowych sygnału wejściowego przez i-ty współczynnik. Zamiana układu mnożenia na w/w układ pamięci ROM w znacznym stopniu podnosi ekonomiczność oraz szybkość działania całego układu do wyławiania sygnałów chirp. Badania symulacyjne filtracji dopasowanej sygnałów chirp w dziedzinie czasu wykazały, że wzrost długości słowa kodowego powyżej r = 8 bitów praktycznie nie polepsza dokładności obliczania sygnału na wyjściu filtru dopasowanego (C. A. Pogribny. I. V. Rozhankivsky. T. Leshchinsky, Improvement of resolving capacity of correlation methods for detecting short noise-containing signals. Radioelectronics and Communications Systems, 2006, Vol. 49. No. 3, pp. 27-31, Alerton Press. Inc., 2002). Pozwala to na wykorzystanie w systemach praktycznych układów ROM o małych pojemnościach 256 x 16 bitów.

Układ do wykrywania krótkich sygnałów lokacyjnych typu chirp według wynalazku zawiera w każdym k-tym kanale filtracji dopasowanej m układów pamięci (ROMk₁ + ROMk_m), każdy z których mieści wyniki mnożenia odpowiedniego i-tego, i = 1 ,m, m współczynnika odpowiedzi impulsowej

PL 222 259 B1 przez wszystkie możliwe wartości cyfrowego sygnału wejściowego, wejście adresowe każdego /-tego układu pamięci (ROMk-i) jest połączone z wyjściem odpowiedniego elementu opóźniającego, wyjścia tych układów pamięci są połączone równolegle z wejściami k-tego akumulatora (zk), a wejście każdego pierwszego elementu opóźniającego (Rk-J jest wejściem informacyjnym k-tego kanału filtracji dopasowanej i jest połączone z odpowiednim wyjściem demultipteksera (5).

Schemat układu według wynalazku w przykładzie wykonania przedstawiony został na załączonym rysunku, na którym układ zawiera przetwornik analogowo-cyfrowy (3), generator (4), demultiplekser (5), układ dystrybucyjny (6) i blok przetwarzania sygnałów cyfrowych (7), który składa się z n-jednakowych kanałów filtracji dopasowanej (F1), (F2), (Fn) i wspólnego układu wyjściowego (OUT) identyfikującego sygnał lokacyjny, natomiast każdy k-ty kanał filtracji dopasowanej zawiera m układów pamięci (ROMk₁ + ROMk_m), m elementów opóźniających (Rk_{1 +} Rk_m) oraz szeregowo połączone akumulator (Zk), blok usuwania ujemnych wyników splotów (Dk) i układ pamięci (RAMk).

Działanie układu wg wynalazku przedstawia się w ten sposób, iż na wejście informacyjne (1) układu, które jest wejściem przetwornika analogowo-cyfrowego (3), podawany jest sygnał analogowy od odbiornika systemu lokacyjnego. W przetworniku (3) sygnał ten jest przetwarzany w sygnał cyfrowy z częstotliwością próbkowania n · f_s, gdzie f_s = 1/T_s, jest optymalną częstotliwością próbkowania dopasowaną do lokacyjnego sygnału chirp. Dopasowana częstotliwość próbkowania jest bliską częstotliwości Nyquista. Z wyjścia przetwornika analogowo-cyfrowego cyfrowe próbki sygnału lokacyjnego podawane są na wejście demultipleksera (5), na wyjściu którego uzyskuje się n szeregów próbek przerzedzonych n-krotnie i przesuniętych w czasie pomiędzy sobą o T_s/n. Każdy z n szeregów podawany jest na wyjście odpowiedniego kanału filtracji dopasowanej (F1), (F2), ..., (Fn) n-kanałowego bloku przetwarzania sygnałów cyfrowych (7). Wejściem k-tego kanału filtracji dopasowanej jest wejście jego pierwszego elementu opóźniającego (Rk₁).

Działanie wszystkich kanałów jest jednakowe i odbywa się w sposób następujący. Zapamiętany w pierwszym elemencie opóźniającym sygnał cyfrowy jest podawany na wejście adresowe pierwszego układu pamięci (ROMk₁). Każda wartość cyfrowa sygnału wejściowego adresuje komórkę pamięci zawierającej wynik mnożenia tej wartości przez pierwszy współczynnik odpowiedzi impulsowej. Dla każdego /-tego, i = 1 ,m współczynnika odpowiedzi impulsowej działanie w /-tym elemencie opóźniającym (Rk₁) i układzie (ROM_k) polegające na adresowaniu i odczytywaniu wyniku mnożenia /-go współczynnika przez odpowiednią wartość sygnału wyjściowego odbywa się analogicznie. Wyniki mnożenia odczytane z układów pamięci (ROMk₁ + ROMk_m) są podawane równolegle na odpowiednie wejścia akumulatora (Zk), na wyjściu którego są uzyskiwane wyniki filtracji dopasowanej w postaci dodatnich i ujemnych wartości splotów. Następnie, w bloku (Dk) są usuwane ujemne wartości, a dodatnie zapamiętywane w układzie (RAMk) do chwili zakończenia wyławiania sygnału lokacyjnego. Wspólny dla n kanałów układ wyjściowy (OUT) oblicza i wybiera wyniki filtracji wyłącznie tego kanału, w którym uzyskano maksymalny odstęp listka głównego od listków bocznych i na podstawie porównania tego odstępu z zadanym progiem identyfikuje sygnał lokacyjny. Sygnały na wyjściu (8) bloku (OUT) zawierające informację o identyfikacji sygnału lokacyjnego oraz o jego lokalizacji czasowej synchronizowane są sygnałami od nadajnika sygnałów chirp podawanymi na wejście (2) całego układu do wykrywania sygnałów lokacyjnych. Sygnały od nadajnika sterują blokiem (OUT) ustalając zakresy czasowe analizy sygnałów lokacyjnych.

Sygnały taktujące o częstotliwości n · f_s z wyjścia generatora (4) podawane są na wszystkie bloki układu do wyławiania, sygnałów lokacyjnych, mianowicie na: przetwornik analogowo cyfrowy (3), demultiplekser (5), układ dystrybucyjny (6), układ (OUT) oraz na wejścia taktowania Z1 + Zn wszystkich kanałów filtracji dopasowanej. Sygnały wyboru o częstotliwości f_s z wyjść układu dystrybucyjnego (6) podawane są na wejścia wyboru E1 + En każdego kanału i są zsynchronizowane z odpowiednimi przerzedzonymi szeregami próbek uzyskiwanymi na wyjściu, demultipleksera (5).

Claims

Zastrzeżenia patentowe

1. Sposób wykrywania krótkich sygnałów lokacyjnych typu chirp, próbkowanych z częstotliwością n-krotnie większą od optymalnej f_s bliskiej częstotliwości Nyquista, z następną demultipleksacją cyfrowych próbek na n równoległych filtracji dopasowanych w dziedzinie czasu, z wyników których są usuwane ujemne wyniki splotów, a dodatnie zapamiętywane i wykorzystywane do identyfikacji sygnału lokacyjnego, natomiast odpowiedzi impulsowe każdej filtracji o długości m współczynników zostają dobierane w oparciu o odwrócony zbiór próbek sygnału chirp określanych przy zastosowaniu często4

PL 222 259 B1 tliwości próbkowania f_s, znamienny tym, że w celu określenia wyniku mnożenia danej wartości sygnału wejściowego z odpowiedzią impulsową tego sygnału adresuje się za pomocą cyfrowych próbek sygnału wejściowego w postaci binarnych słów kodowych, znajdujących się w elementach opóźniających, pamięć ROM zawierającą wyniki mnożenia każdego z m współczynników odpowiedzi impulsowej przez wszystkie możliwe wartości sygnału wejściowego.
2. Układ do wykrywania krótkich sygnałów lokacyjnych typu chirp zawierający przetwornik analogowo-cyfrowy, generator, demultiplekser, układ dystrybucyjny i blok przetwarzania sygnałów cyfrowych składający się z n jednakowych kanałów filtracji dopasowanej (F1), (F2), (Fn) i z wspólnego układu wyjściowego (OUT) identyfikującego sygnał lokacyjny, przy czym każdy k-ty kanał filtracji dopasowanej zawiera m szeregowo połączonych elementów opóźniających (Rk₁ + Rk_m) według ilości współczynników odpowiedzi impulsowej oraz szeregowo połączone akumulator (Zk), blok usuwania ujemnych wyników splotów (Dk) i układ pamięci (RAMk) służący do zapamiętywania dodatnich wyników splotów, znamienny tym, że każdy k-ty kanał filtracji dopasowanej zawiera m układów pamięci (ROMk₁ + ROMk_m), każdy z których mieści wyniki mnożenia odpowiedniego /-tego, i = 1 ,m, współczynnika odpowiedzi impulsowej przez wszystkie możliwe wartości cyfrowego sygnału wejściowego, wejście adresowe każdego /-tego układu pamięci (ROMk₁) jest połączone z wyjściem odpowiedniego elementu opóźniającego, wyjścia tych układów pamięci są połączone równolegle z wejściami k-tego akumulatora (Zk), a wejście każdego pierwszego elementu opóźniającego (Rk₁) jest wejściem informacyjnym k-tego kanału filtracji dopasowanej i jest połączone z odpowiednimi wyjściem demultipleksera (5).