PL247125B1 - Sposób bezzegarowego i bezpośredniego przetwarzania interwału czasu na słowo cyfrowe - Google Patents

Abstract

Sposób bezzegarowego i bezpośredniego przetwarzania interwału czasu na słowo cyfrowe charakteryzuje się tym, że przetwarzany interwał czasu (T) odwzorowuje się w postaci różnicy pomiędzy odcinkiem czasu referencyjnego (RT) i odcinkiem czasu sygnałowego (ST), których suma długości jest w przybliżeniu proporcjonalna do długości przetwarzanego interwału czasu (T). Odcinek czasu referencyjnego (RT) odmierza się przy tym wpierw zgrubnie, metodą liniową, a następnie precyzyjnie, metodą kompensacji wagowej.

Description

Opis wynalazku

Przedmiotem wynalazku jest sposób bezzegarowego i bezpośredniego przetwarzania interwału czasu na słowo cyfrowe, znajdujący zastosowanie w systemach kontrolno-pomiarowych o wymaganej bardzo wysokiej sprawności energetycznej, takich jak aparatura biomedyczna oraz urządzenia mobilne.

Z publikacji: Konrad Jurasz, Dariusz Kościelnik, Jakub Szyduczyński, Marek Miśkowicz, pt.: „Systematization and comparison of the binary successive approximation variants”, Sensors 2021,21 (24), 8267, znane są trzy sposoby przetwarzania analogowo-cyfrowego metodą sukcesywnej aproksymacji (kompensacji wagowej). Jeden z tych algorytmów, nazwany monotoniczną sukcesywną aproksymacją MSA (z ang. Monotonie Successive Approximation) umożliwia bezpośrednie przetwarzanie niedekrementowalnych wielkości fizycznych i jednocześnie cechuje się dobrą sprawnością energetyczną. Realizacja algorytmu MSA nie wymaga nigdy cofania podjętych wcześniej decyzji, nawet gdy prowadzą one do tymczasowego przeszacowania wyniku pomiaru. Dzięki temu algorytm MSA umożliwia bezpośrednie przetwarzanie niedekrementowalnych z natury interwałów czasu. Charakterystyczną cech algorytmu MSA jest także każdorazowe wykorzystywanie w procesie przetwarzania wszystkich binarnie skalowanych elementów referencyjnych i związany z tym stały wydatek energetyczny, niezależny od wielkości mierzonego obiektu.

Z opisu patentowego US 9612581 B1 znany jest sposób bezpośredniego przetwarzania interwału czasu na słowo cyfrowe. Sposób ten wykorzystuje algorytm MSA, odwzorowując przetwarzany interwał czasu w postaci różnicy długości odcinka czasu referencyjnego i odcinka czasu sygnałowego. Odcinek czasu referencyjnego odmierza się od chwili wykrycia początku przetwarzanego interwału czasu, zaś odcinek czasu sygnałowego odmierza się od chwili wykrycia końca przetwarzanego interwału czasu. Odmierzanie obu odcinków czasu kończy się w tym samym momencie, po wykorzystaniu wszystkich dostępnych elementów referencyjnych. Elementami tymi są skwantowane, binarnie skalowane interwały referencyjne o znanych długościach. Odcinek czas u referencyjnego zestawia się z interwałów referencyjnych uzyskiwanych jako czasy ładowania za pomocą źródła prądowego referencyjnego kondensatorów wybieranych z zestawu n binarnie skalowanych kondensatorów, przy czym n jest liczbą bitów wyjściowego słowa cyfrowego. Pojemność każdego kolejnego kondensatora w zestawie jest dwukrotnie mniejsza od pojemności kondensatora bezpośrednio go poprzedzającego. Z zestawu kondensatorów wybiera się zawsze ten kondensator, którego pojemność jest aktualnie największa wśród nieładowanych jeszcze kondensatorów. Napięcie narastające na ładowanym kondensatorze kontroluje się za pomocą komparatora referencyjnego. Proces ładowania kondensatora, a tym samym odmierzanie skwantowanego interwału referencyjnego kończy się w chwili, gdy napięcie narastające między okładkami ładowanego kondensatora osiągnie wartość napięcia progowego. Wówczas rozpoczyna się odmierzanie kolejnego, odpowiednio krótszego interwału referencyjnego. W tym celu z zestawu kondensatorów wybiera się kondensator, którego pojemność jest aktualnie największa wśród nieładowanych jeszcze kondensatorów.

W podobny sposób zestawia się odcinek czasu sygnałowego. Kondensatory wybierane z tego samego zestawu kondensatorów ładuje się za pomocą źródła prądowego sygnałowego, a narastające na nich napięcie kontroluje się za pomocą komparatora sygnałowego. Z zestawu kondensatorów wybiera się zawsze ten kondensator, którego pojemność jest aktualnie największa wśród nieładowanych jeszcze kondensatorów.

Każdemu kondensatorowi o danym indeksie, należącemu do wykorzystywanego zestawu kondensatorów jest przyporządkowany bit o takim samym indeksie, wchodzący w skład wyjściowego słowa cyfrowego.

Jeżeli podczas ładowania danego kondensatora za pomocą źródła prądowego referencyjnego nie rozpoczęto ładowania kolejnego kondensatora za pomocą źródła prądowego sygnałowego lub jeżeli podczas ładowania danego kondensatora za pomocą źródła prądowego sygnałowego rozpoczęto ładowanie kolejnego kondensatora za pomocą źródła prądowego referencyjnego, to bitowi przyporządkowanemu temu kondensatorowi przypisuje się wartość jeden. W pozostałych przypadkach bitowi temu przypisuje się wartość zero.

Niezależnie od długości przetwarzanego interwału czasu, końcowym efektem procesu przetwarzania jest naładowanie do napięcia progowego wszystkich kondensatorów wykorzystywanego zestawu kondensatorów. Ilość ładunku, a zatem i energii pobieranych w tym celu ze źródła zasilania jest więc zawsze taka sama. Stała i niezależna od długości przetwarzanego interwału czasu jest także suma ryczna długość odcinka czasu referencyjnego i odcinka czasu sygnałowego. Redundancja czasu przetwarzania ponad długość przetwarzanego interwału czasu jest natomiast tym większa, im krótszy jest przetwarzany interwał.

Celem wynalazku jest opracowanie sposobu bezzegarowego i bezpośredniego przetwarzania interwału czasu na słowo cyfrowe, przeznaczonego do stosowania w systemach kontrolno-pomiarowych o wysokiej sprawności energetycznej.

Zgodnie z wynalazkiem sposób bezzegarowego i bezpośredniego przetwarzania interwału czasu na słowo cyfrowe polega na wykrywaniu za pomocą modułu sterującego początku i końca przetwarzanego interwału czasu i odwzorowaniu przetwarzanego interwału czasu w postaci różnicy długości odcinka czasu referencyjnego i odcinka czasu sygnałowego. Odcinek czasu referencyjnego odmierza się od chwili wykrycia za pomocą modułu sterującego początku przetwarzanego interwału czasu. Odcinek czasu sygnałowego odmierza się natomiast od chwili wykrycia za pomocą modułu sterującego końca przetwarzanego interwału czasu. Odmierzanie obu odcinków czasu kończy się w tym samym momencie. Precyzyjne odmierzanie końcowego fragmentu odcinka czasu referencyjnego oraz całego odcinka czasu sygnałowego realizuje się metodą kompensacji wagowej, w znany sposób, taki że końcowy fragment odcinka czasu referencyjnego zestawia się ze skwantowanych, binarnie skalowanych interwałów referencyjnych o znanych długościach, które odmierza się przez ładowanie za pomocą źródła prądowego referencyjnego kondensatorów wybieranych za pomocą modułu sterującego z zestawu kondensatorów. Pojemność każdego kolejnego kondensatora w zestawie kondensatorów jest przy tym dwukrotnie mniejsza od pojemności kondensatora bezpośrednio go poprzedzającego. Z zestawu kondensatorów wybiera się za pomocą modułu sterującego zawsze ten kondensator, którego pojemność jest aktualnie największa wśród nieładowanych jeszcze kondensatorów. Wybrany kondensator ładuje się do chwili, gdy narastające na nim napięcie referencyjne, które porównuje się za pomocą komparatora referencyjnego z napięciem progowym, jest równe napięciu progowemu. Wówczas rozpoczyna się odmierzanie kolejnego interwału referencyjnego przez ładowanie za pomocą źródła prądowego referencyjnego kolejnego kondensatora. Kondensator ten wybiera się za pomocą modułu sterującego z zestawu kondensatorów.

Odcinek czasu sygnałowego zestawia się ze skwantowanych, binarnie skalowanych interwałów referencyjnych o znanych długościach, które odmierza się przez ładowanie za pomocą źródła prądowego sygnałowego kondensatorów wybieranych za pomocą modułu sterującego z zestawu kondensatorów. Z zestawu kondensatorów wybiera się za pomocą modułu sterującego zawsze ten kondensator, którego pojemność jest aktualnie największa wśród nieładowanych jeszcze kondensatorów. Wybrany kondensator ładuje się do chwili, gdy narastające na nim napięcie sygnałowe, które porównuje się za pomocą komparatora sygnałowego z napięciem progowym, jest równe napięciu progowemu. Wówczas rozpoczyna się odmierzanie kolejnego interwału referencyjnego przez ładowanie za pomocą źródła prądowego sygnałowego kolejnego kondensatora. Kondensator ten wybiera się za pomocą modułu sterującego z zestawu kondensatorów.

Równocześnie z zestawianiem odcinka czasu referencyjnego i zestawianiem odcinka czasu sygnałowego przypisuje się, w znany sposób, za pomocą modułu sterującego, właściwe wartości logiczne kolejnym spośród n-r najmniej znaczących bitów wyjściowego słowa cyfrowego, gdzie n jest liczbą bitów wyjściowego słowa cyfrowego, zaś r jest stopniem linearyzacji. Bitowi o danym indeksie, należącemu do n-r najmniej znaczących bitów wyjściowego słowa cyfrowego, przypisuje się za pomocą modułu sterującego wartość jeden, jeżeli podczas ładowania za pomocą źródła prądowego referencyjnego kondensatora o tym samym indeksie, należącego do zestawu kondensatorów, nie rozpoczęto ładowania kolejnego kondensatora za pomocą źródła prądowego sygnałowego. Bitowi o danym indeksie, należącemu do n-r najmniej znaczących bitów wyjściowego słowa cyfrowego, przypisuje się za pomocą modułu sterującego wartość jeden również wówczas, gdy podczas ładowania za pomocą źródła prądowego sygnałowego kondensatora o takim samym indeksie, należącego do zestawu kondensatorów, rozpoczęto ładowanie kolejnego kondensatora za pomocą źródła prądowego referencyjnego. W pozostałych przypadkach bitowi takiemu przypisuje się za pomocą modułu sterującego wartość zero.

Wymienione czynności, związane z zestawianiem końcowego fragmentu odcinka czasu referencyjnego, zestawianiem całego odcinka czasu sygnałowego oraz przypisywaniem właściwych wartości logicznych n-r najmniej znaczącym bitom wyjściowego słowa cyfrowego powtarza się aż do wykorzystania wszystkich kondensatorów z zestawu kondensatorów. Wówczas kończy się odmierzanie odcinka czasu referencyjnego i odcinka czasu sygnałowego.

Istotą rozwiązania jest to, że suma długości odcinka czasu referencyjnego i odcinka czasu sygnałowego jest w przybliżeniu proporcjonalna do długości przetwarzanego interwału czasu. Długość odcinka czasu referencyjnego natomiast wyznacza się wpierw zgrubnie, przez odmierzanie początkowego fragmentu odcinka czasu referencyjnego metodą liniową. Początkowy fragment odcinka czasu referencyjnego zestawia się z interwałów licznikowych o identycznej długości, dwukrotnie większa od długości najdłuższego z binarnie skalowanych interwałów referencyjnych. Zestawiane interwały licznikowe zlicza się za pomocą r-bitowego licznika. Licznik ten zeruje się wpierw za pomocą modułu sterującego w chwili wykrycia za pomocą modułu sterującego początku przetwarzanego interwału czasu. Interwały licznikowe odmierza się natomiast przez ładowanie za pomocą źródła prądowego referencyjnego jednego kondensatora licznikowego, przy czym pojemność każdego kondensatora licznikowego jest taka sama. Kondensator licznikowy ładuje się zaś do chwili, gdy narastające na nim napięcie referencyjne, które porównuje się za pomocą komparatora referencyjnego z napięciem progowym, jest równe napięciu progowemu. Wówczas ten kondensator licznikowy rozładowuje się za pomocą przyporządkowanego mu przełącznika licznikowego, zwierając z sobą okładki kondensatora licznikowego.

Jeżeli podczas odmierzania danego interwału licznikowego nie wykryje się za pomocą modułu sterującego końca przetwarzanego interwału czasu, to wówczas inkrementuje się za pomocą modułu sterującego zawartość licznika. Następnie sprawdza się za pomocą modułu sterującego nową zawartość licznika. Jeżeli którykolwiek z biotów tego licznika ma wartość zero, wówczas odmierza się kolejny interwał licznikowy przez ładowanie za pomocą źródła prądowego referencyjnego innego niż poprzednio kondensatora licznikowego. Czynności te powtarza się aż do zakończenia odmierzania interwału licznikowego, podczas którego wykryje się za pomocą modułu sterującego koniec przetwarzanego interwału czasu, albo sprawdzi się za pomocą modułu sterującego, iż po inkrementacji licznika za pomocą modułu sterującego nowa zawartość licznika składa się wyłącznie z bitów o wartości jeden. Wówczas, w obu przypadkach, najbardziej znaczącym r bitom wyjściowego słowa cyfrowego przypisuje się za pomocą modułu sterującego wartości r bitów licznika. Jednocześnie rozpoczyna się odmierzanie, w znany sposób, końcowego fragmentu odcinka czasu referencyjnego.

Korzystne jest, gdy stopień linearyzacji r jest liczbą naturalną, większą od jeden i mniejszą od liczby n bitów wyjściowego słowa cyfrowego.

Korzystne jest, gdy wydajność źródła prądowego referencyjnego jest taka sama jak wydajność źródła prądowego sygnałowego i jednocześnie pojemność każdego kondensatora licznikowego jest dwukrotnie większa od pojemności kondensatora o największej pojemności w zestawie kondensatorów.

Korzystne jest także, gdy wydajność źródła prądowego referencyjnego jest regulowana. W czasie odmierzania początkowego fragmentu odcinka czasu referencyjnego wydajność źródła prądowego referencyjnego jest utrzymywana za pomocą modułu sterującego na wartości k-krotnie mniejszej od wydajności źródła prądowego sygnałowego. Natomiast w czasie odmierzania końcowego fragmentu odcinka czasu referencyjnego wydajność źródła prądowego referencyjnego jest utrzymywana za pomocą modułu sterującego na wartości równej wydajności źródła prądowego sygnałowego. Jednocześnie pojemność każdego kondensatora licznikowego jest k-krotnie mniejsza od podwojonej pojemności kondensatora o największej pojemności w zestawie kondensatorów.

Zaletą rozwiązania jest utrzymanie zdolności samotaktowania całego procesu przetwarzania, który nie wymaga stosowania energochłonnego źródła sygnału zegarowego. Wysoką sprawność energetyczną rozwiązanie zawdzięcza także zawieszaniu wykonywania wszelkich czynności w przerwach pomiędzy kolejnymi procesami przetwarzania.

Dzięki zastosowaniu wstępnego, zgrubnego przetwarzania metodą liniową i wielokrotnemu wykorzystywaniu tych samych kondensatorów licznikowych zmniejszono liczbę niezbędnych kondensatorów. Spośród kondensatorów wykorzystywanych w znanym rozwiązaniu, stosującym przetwarzanie wyłącznie metodą kompensacji wagowej, zbędne stały się te o największych pojemnościach, gromadzące największą ilość ładunku elektrycznego pobieranego ze źródła zasilania. Dla współczynnika linearyzacji r = 2, 3, 4 sumaryczna pojemność niezbędnych kondensatorów jest redukowana o, odpowiednio: 25%, 62,5%, 81,25%. Tym samym zmniejszana jest także ilość energii czerpanej ze źródła zasilania, związanej z napełnianiem kondensatorów. Dla współczynnika linearyzacji r = 2, 3, 4 jej uśredniona wartość maleje o, odpowiednio: 28,75 %, 32,81 %, 41,02 %.

Średni czas przetwarzania, dla współczynnika linearyzacji r = 2, 3, 4, maleje w stosunku do znanego rozwiązania o, odpowiednio: 12,5%, 21,87%, 27,34%. W jeszcze większym stopniu jest redukowana redundancja czasu przetwarzania ponad długość mierzonego interwału czasu. Dla współczynnika linearyzacji r = 2, 3, 4 jej średnia wartość maleje o, odpowiednio: 37,5 %, 65,62 %, 82,03 %.

Dalsze zwiększanie wartości współczynnika linearyzacji r poprawia wszystkie wymienione parametry, ale równocześnie prowadzi do zwiększenia liczby kroków przetwarzania i związanego z tym poboru energii dynamicznej. Średnia liczba przełączeń stanu układu, która w znanym rozwiązaniu wynosi zawsze n+1, dla współczynnika linearyzacji r = 2, 3, 4 rośnie o, odpowiednio: 0,25, 1,375, 4,438.

Zastosowanie źródła prądowego referencyjnego o zmniejszanej wydajności pozwala wielokrotnie zredukować pojemność obu kondensatorów licznikowych, która w przeciwnym przypadku stanowi ponad dwie trzecie sumarycznej pojemności wszystkich niezbędnych kondensatorów. Proporcjonalnie do tymczasowej redukcji wydajności źródła prądowego referencyjnego maleje ilość powierzchni i energii wymaganej przez kondensatory licznikowe.

Przedmiot wynalazku jest objaśniony w przykładach wykonania na rysunku, gdzie przedstawiono: Fig. 1 - układ w stanie oczekiwania na pojawienie się początku przetwarzanego interwału czasu, Fig. 2 - wzajemne relacje odcinka czasu referencyjnego RT i odcinka czasu sygnałowego ST dla przetwarzanego interwału czasu o długości nie wykorzystującej pełnej pojemności licznika Ct.

Fig. 3 - wzajemne relacje odcinka czasu referencyjnego RT i odcinka czasu sygnałowego ST dla przetwarzanego interwału czasu o długości wykorzystującej pełną pojemność 3-bitowego licznika Ct.

Zgodnie z wynalazkiem sposób bezzegarowego i bezpośredniego przetwarzania interwału czasu na słowo cyfrowe polega na wyznaczaniu różnicy długości odcinka czasu referencyjnego RT i odcinka czasu sygnałowego ST, odwzorowującej długość przetwarzanego interwału czasu T (Fig. 2 i Fig. 3). Odmierzanie odcinka czasu referencyjnego RT rozpoczyna się w chwili t1 wykrycia za pomocą modułu sterującego CM początku przetwarzanego interwału czasu T (Fig. 2). Początkowy fragment SRT odcinka czasu referencyjnego RT odmierza się zgrubnie, metodą liniową, zaś końcowy fragment ERT odcinka czasu referencyjnego RT odmierza się precyzyjnie, metodą komp ensacji wagowej. Odmierzanie odcinka czasu sygnałowego ST rozpoczyna się natomiast w chwili 12 wykrycia za pomocą modułu sterującego CM końca przetwarzanego interwału czasu T (Fig. 2 i Fig. 3). Cały odcinek czasu sygnałowego ST odmierza się precyzyjnie, metodą kompensacji wagowej. Odmierzanie obu odcinków czasu kończy się w tym samym momencie t3 (Fig. 2 i Fig. 3), po wyczerpaniu wspólnego zbioru n-r skwantowanych, binarnie skalowanych interwałów referencyjnych o znanych długościach, służących do zestawiania końcowego fragmentu ERT odcinka czasu referencyjnego RT i całego odcinka czasu sygnałowego ST. Parametr r jest przy tym stopniem linearyzacji, którego najkorzystniejsze wartości wynoszą: 2, 3 lub 4, zaś n jest liczbą bitów bn-1, ..., bn-r, bn-r-1, b0 wyjściowego słowa cyfrowego B, zawierającego r najbardziej znaczących bitów bn-1, ..., bn-r oraz n-r najmniej znaczących bitów bn-r-1, ..., be. Słowu temu przypisuje się za pomocą modułu sterującego CM wartość różnicy długości odcinka czasu referencyjnego RT i odcinka czasu sygnałowego ST, zapisaną w postaci binarnej i reprezentującą ostateczny wynik procesu przetwarzania,

Suma długości odcinka czasu referencyjnego RT i odcinka czasu sygnałowego ST jest w przybliżeniu proporcjonalna do długości przetwarzanego interwału czasu T (Fig. 2 i Fig. 3). Długość odcinka czasu referencyjnego RT wyznacza się wpierw zgrubnie, przez odmierzanie początkowego fragmentu SRT odcinka czasu referencyjnego RT metodą liniową. Początkowy fragment SRT odcinka czasu referencyjnego RT zestawia się z interwałów licznikowych Cl. Wszystkie interwały licznikowe Cl mają identyczną długość (Fig. 2 i Fig. 3), która jest dwukrotnie większa od długości najdłuższego z binarnie skalowanych interwałów referencyjnych. Odmierzane interwały licznikowe Cl zlicza się za pomocą r-bitowego licznika Ct, przy czym licznik Ct zeruje się wpierw za pomocą modułu sterującego CM w chwili t1 wykrycia za pomocą modułu sterującego CM początku przetwarzanego interwału czasu T. Każdy interwał licznikowy Cl odmierza się przez ładowanie za pomocą źródła prądowego referencyjnego Ir jednego z dwóch kondensatorów licznikowych Cn-r. W tym przykładowym rozwiązaniu wydajność źródła prądowego referencyjnego Ir jest równa wydajności źródła prądowego sygnałowego Is, a pojemność każdego kondensatora licznikowego Cn-r jest taka sama i jednocześnie dwukrotnie większa od pojemności kondensatora Cn-r-1 o największej pojemności w zestawie kondensatorów CS. Kondensator licznikowy Cn-r ładuje się do chwili, gdy narastające na nim napięcie referencyjne Ur, które porównuje się za pomocą komparatora referencyjnego Kr z napięciem progowym Uth, jest równe napięciu progowemu Uth. Wówczas naładowany kondensator licznikowy Cn-r rozładowuje się za pomocą przełącznika licznikowego Sn-r, zwierając z sobą okładki kondensatora licznikowego Cn-r.

Jeżeli podczas odmierzania danego interwału licznikowego Cl nie wykryje się za pomocą modułu sterującego CM końca przetwarzanego interwału czasu T, wówczas inkrementuje się za pomocą modułu sterującego CM zawartość licznika Ct (Fig. 2 i Fig. 3). Następnie sprawdza się za pomocą modułu sterującego CM nową zawartość licznika Ct. Jeżeli którykolwiek z bitów tego licznika ma wartość zero, wówczas odmierza się kolejny interwał licznikowy Cl przez ładowanie za pomocą źródła prądowego referencyjnego Ir innego niż poprzednio kondensatora licznikowego Cn-r (Fig. 2 i Fig. 3). Czynności te powtarza się aż do zakończenia odmierzania interwału licznikowego Cl, podczas którego wykryje się za pomocą modułu sterującego CM koniec przetwarzanego interwału czasu T (Fig. 2), albo sprawdzi się za pomocą modułu sterującego CM, iż po inkrementacji licznika Ct za pomocą modułu sterującego CM nowa zawartość licznika Ct składa się wyłącznie z bitów o wartości jeden (Fig. 3).

W obu wymienionych przypadkach najbardziej znaczącym r bitom bn-1, ..., bn-r wyjściowego słowa cyfrowego B przypisuje się za pomocą modułu sterującego CM wartości r bitów licznika Ct. Jednocześnie rozpoczyna się odmierzanie, w znany sposób, końcowego fragmentu ERT odcinka czasu referencyjnego RT metodą kompensacji wagowej. Końcowy fragment ERT odcinka czasu referencyjnego RT zestawia się ze skwantowanych, binarnie skalowanych interwałów referencyjnych o znanych długościach. Interwały te odmierza się przez ładowanie za pomocą źródła prądowego referencyjnego Ir kondensatorów wybieranych za pomocą modułu sterującego CM z zestawu kondensatorów CS. Pojemność każdego kolejnego kondensatora Cn-r-1, ..., Co w zestawie kondensatorów CS jest przy tym dwukrotnie mniejsza od pojemności kondensatora bezpośrednio go poprzedzającego. Z zestawu kondensatorów CS wybiera się za pomocą modułu sterującego CM zawsze ten kondensator, którego pojemność jest aktualnie największa wśród nieładowanych jeszcze kondensatorów Cn-r-1, ..., Co tego zestawu. Wybrany kondensator ładuje się do chwili, gdy narastające na nim napięcie referencyjne Ur, które porównuje się za pomocą komparatora referencyjnego Kr z napięciem progowym Uth, jest równe napięciu progowemu Uth. Wówczas rozpoczyna się odmierzanie kolejnego interwału referencyjnego przez ładowanie za pomocą źródła prądowego referencyjnego Ir kolejnego kondensatora, który wybiera się za pomocą modułu sterującego CM z zestawu kondensatorów CS. Czynności te powtarza się aż do wyczerpania zbioru kondensatorów Cn-r-1, Co z zestawu kondensatorów CS.

Odcinek czasu sygnałowego ST zestawia się ze skwantowanych, binarnie skalowanych interwałów referencyjnych o znanych długościach, które odmierza się przez ładowanie za pomocą źródła prądowego sygnałowego Is kondensatorów wybieranych za pomocą modułu sterującego CM z zestawu kondensatorów CS. Z zestawu kondensatorów CS wybiera się za pomocą modułu sterującego CM zawsze ten kondensator, którego pojemność jest aktualnie największa wśród nieładowanych jeszcze kondensatorów Cn-r-1, ..., Co tego zestawu. Wybrany kondensator ładuje się do chwili, gdy narastające na nim napięcie sygnałowe Us, które porównuje się za pomocą komparatora sygnałowego Ks z napięciem progowym Uth, jest równe napięciu progowemu Uth. Wówczas rozpoczyna się odmierzanie kolejnego interwału referencyjnego przez ładowanie za pomocą źródła prądowego sygnałowego Is kolejnego kondensatora, który wybiera się za pomocą modułu sterującego CM z zestawu kondensatorów CS. Czynności te powtarza się aż do wyczerpania zbioru kondensatorów Cn-r-1, ..., Co z zestawu kondensatorów CS.

Równocześnie z odmierzaniem końcowego fragmentu ERT odcinka czasu referencyjnego RT i odmierzaniem całego odcinka czasu sygnałowego ST przypisuje się, w znany sposób, za pomocą modułu sterującego, właściwe wartości logiczne kolejnym spośród n-r najmniej znaczących bitów bn-r-1, ..., bo wyjściowego słowa cyfrowego B. Bitowi bx o danym indeksie x, należącemu do n-r najmniej znaczących bitów bn-r-1, ..., bo wyjściowego słowa cyfrowego B, przypisuje się za pomocą modułu sterującego CM wartość jeden, jeżeli podczas ładowania za pomocą źródła prądowego referencyjnego Ir kondensatora Cx o tym samym indeksie x, należącego do zestawu kondensatorów CS, nie rozpoczęto ładowania kolejnego kondensatora za pomocą źródła prądowego sygnałowego Is. Bitowi by o indeksie y przypisuje się za pomocą modułu sterującego CM wartość jeden, jeżeli podczas ładowania za pomocą źródła prądowego sygnałowego Is kondensatora Cy o tym samym indeksie y, należącego do zestawu kondensatorów CS, rozpoczęto ładowanie kolejnego kondensatora za pomocą źródła prądowego referencyjnego Ir. W pozostałych przypadkach bitowi należącemu do n-r najmniej znaczących bitów bn-r-1, ..., bo wyjściowego słowa cyfrowego B przypisuje się za pomocą modułu sterującego CM wartość zero.

Wymienione czynności, związane z odmierzaniem końcowego fragmentu ERT odcinka czasu referencyjnego RT, odmierzaniem całego odcinka czasu sygnałowego ST oraz przypisywaniem właściwych wartości logicznych n-r najmniej znaczącym bitom bn-r-1, ..., bo wyjściowego słowa cyfrowego B powtarza się aż chwili, gdy podczas ładowania kondensatora Co o najmniejszej pojemności w zestawie CS wykryje się za pomocą modułu sterującego CM, że albo napięcie referencyjne Ur narastające na kondensatorze ładowanym za pomocą źródła prądowego referencyjnego Ir i kontrolowane za pomocą komparatora referencyjnego Kr, albo napięcie sygnałowe Us narastające na kondensatorze ładowanym za pomocą źródła prądowego sygnałowego Is i kontrolowane za pomocą komparatora sygnałowego Ks jest równe napięciu progowemu Uth.

Inny sposób bezzegarowego i bezpośredniego przetwarzania interwału czasu na słowo cyfrowe, zgodnie z wynalazkiem, różni się tym od poprzedniego, że w czasie odmierzania począ tkowego fragmentu SRT odcinka czasu referencyjnego RT wydajność źródła prądowego referencyjnego I r jest utrzymywana za pomocą modułu sterującego CM na wartości pięcio krotnie mniejszej od wydajności źródła prądowego sygnałowego Is. W czasie odmierzania końcowego fragmentu ERT odcinka czasu referencyjnego RT wydajność źródła prądowego referencyjnego Ir jest natomiast utrzymywana za pomocą modułu sterującego CM na wartości równej wydajności źródła prądowego sygnałowego Is. Ponadto pojemność każdego kondensatora licznikowego Cn-r jest taka sama i jednocześnie pięciokrotnie mniejsza od podwojonej pojemności kondensatora Cn-r-1 o największej pojemności w zestawie kondensatorów CS.

Układ do bezzegarowego i bezpośredniego przetwarzania interwału czasu na słowo cyfrowe, w pierwszym przykładowym rozwiązaniu (Fig. 1), zawiera moduł sterujący CM wyposażony w wejście przetwarzanego interwału czasu In, wyjście zakończenia przetwarzania RDY, wejście referencyjne InR oraz wejście sygnałowe Ins. Moduł sterujący CM jest ponadto wyposażony w wyjście referencyjne Pr, wyjście sygnałowe Ps, wyjścia sterujące Pn-r-1, ..., Po, dwa wyjścia licznikowe Pn-r oraz wyjście n-bitowego wyjściowego słowa cyfrowego B. Wyjściowe słowo cyfrowe B zawiera r najbardziej znaczących bitów bn-1,...,br oraz n-r najmniej znaczących bitów bn-r-1, ..., bo. Parametr r jest przy tym stopniem linearyzacji, a jego najkorzystniejsze wartości wynoszą: 2, 3 lub 4. Moduł sterujący CM zawiera także r-bitowy licznik Ct, którego wyjścia są połączone z wyjściami r najbardziej znaczących bitów bn-1, ..., bn-r wyjściowego słowa cyfrowego B.

Wejście referencyjne InR modułu sterującego CM jest połączone z wyjściem komparatora referencyjnego Kr, a wejście sygnałowe Ins modułu sterującego CM jest połączone z wyjściem komparatora sygnałowego Ks. Wyjście referencyjne Pr modułu sterującego CM jest połączone z wejściem sterującym źródła prądowego referencyjnego Ir, a wyjście sygnałowe Ps modułu sterującego CM jest połączone z wejściem sterującym źródła prądowego sygnałowego Is. W tym przykładowym układzie wydajność źródła prądowego referencyjnego Ir jest taka sama jak wydajność źródła prądowego sygnałowego Is. Wyjścia sterujące Pn-r-1, ..., Po modułu sterującego CM są połączone, odpowiednio, z wejściami sterującymi przełączników zestawu Sn-r-1, ..., So. Każde wyjście licznikowe Pn-r modułu sterującego CM jest połączone z wejściem sterującym innego z dwóch przełączników licznikowych Sn-r.

Wejście nieodwracające komparatora referencyjnego Kr jest połączone z szyną referencyjną R oraz wyjściem źródła prądowego referencyjnego Ir, którego wejście jest połączone z napięciem zasilania Udd. Wejście odwracające komparatora referencyjnego Kr jest połączone z napięciem progowym Uth. Wejście nieodwracające komparatora sygnałowego Ks jest połączone z szyną sygnałową S oraz wyjściem źródła prądowego sygnałowego Is, którego wejście jest połączone z napięciem zasilania Udd. Wejście odwracające komparatora sygnałowego Ks jest połączone z napięciem progowym Uth oraz wejściem odwracającym komparatora referencyjnego Kr.

Zestaw kondensatorów CS zawiera n-r kondensatorów Cn-r-1, ..., Co, a pojemność każdego kolejnego kondensatora Cn-r-1, ..., Co zestawu kondensatorów CS jest dwukrotnie mniejsza od pojemności kondensatora bezpośrednio go poprzedzającego. Dolna okładka każdego kondensatora Cn-r-1, ..., Co zestawu kondensatorów CS jest połączona z masą układu. W tym przykładowym układzie pojemność każdego z dwóch kondensatorów licznikowych Cn-r jest taka sama i jednocześnie dwukrotnie większa od pojemności kondensatora Cn-r-1 o największej pojemności w zestawie kondensatorów CS. Dolna okładka każdego z dwóch kondensatorów licznikowych Cn-r jest połączona z masą układu.

Górna okładka każdego kondensatora Cn-r-1, ..., Co zestawu kondensatorów CS jest połączona, odpowiednio, ze stykiem ruchomym przełącznika zestawu Sn-r-1, ..., So. Pierwszy styk nieruchomy każdego przełącznika zestawu Sn-r-1, ..., So jest połączony z szyną referencyjną R. Drugi styk nieruchomy każdego przełącznika zestawu Sn-r-1, ..., So jest połączony z masą układu. Trzeci styk nieruchomy każdego przełącznika zestawu Sn-r-1, ..., So jest natomiast połączony z szyną sygnałową S.

Górna okładka każdego z dwóch kondensatorów licznikowych Cn-r jest połączona ze stykiem ruchomym innego z dwóch przełączników licznikowych Sn-r. Pierwszy styk nieruchomy każdego przełącznika licznikowego Sn-r jest połączony z szyną referencyjną R. Drugi styk nieruchomy każdego przełącznika licznikowego Sn-r jest natomiast połączony z masą układu.

Układ do bezzegarowego i bezpośredniego przetwarzania interwału czasu na słowo cyfrowe, w drugim przykładowym rozwiązaniu, różni się tym od pierwszego, że wydajność źródła prądowego referencyjnego Ir jest regulowana i utrzymywana za pomocą modułu sterującego CM na wartości pięciokrotnie mniejszej od wydajności źródła prądowego sygnałowego Is lub równej wydajności źródła prądowego sygnałowego Is. Ponadto pojemność każdego kondensatora licznikowego Cn-r jest taka sama i jednocześnie pięciokrotnie mniejsza od podwojonej pojemności kondensatora Cn-r-1 o największej pojemności w zestawie kondensatorów CS.

W poniższym opisie przebiegu przetwarzania przyjęto następujące oznaczenia:

x jest indeksem kondensatora Cx z zestawu kondensatorów CS, ładowanego aktualnie za pomocą źródła prądowego referencyjnego Ir, y jest indeksem kondensatora Cy z zestawu kondensatorów CS, ładowanego aktualnie za pomocą źródła prądowego sygnałowego Is, z jest indeksem kondensatora Cz, którego pojemność jest aktualnie największa wśród nieładowanych jeszcze kondensatorów zestawu kondensatorów CS.

Bezzegarowe i bezpośrednie przetwarzanie interwału czasu na słowo cyfrowe, realizowane według wynalazku w pierwszym przykładowym układzie (Fig. 1), przebiega następująco. Przed rozpoczęciem procesu przetwarzania moduł sterujący CM przy pomocy sygnału z wyjścia referencyjnego Pr powoduje wyłączenie źródła prądowego referencyjnego Ir, zaś przy pomocy sygnału z wyjścia sygnałowego Ps moduł sterujący CM powoduje wyłączenie źródła prądowego sygnałowego Is. Przy pomocy sygnałów z wyjść sterujących Pn-r-1, ..., Po moduł sterujący CM powoduje przełączenie przełączników zestawu Sn-r-1, ..., So w drugie położenie i tym samym połączenie górnych okładek wszystkich kondensatorów Cn-r-1, ..., Co zestawu kondensatorów CS z masą układu, wymuszając całkowite rozładowanie wszystkich kondensatorów Cn-r-1,..., Co zestawu kondensatorów CS. Przy pomocy sygnałów z obu wyjść licznikowych Pn-r moduł sterujący CM powoduje przełączenie obu przełączników licznikowych Sn-r w drugie położenie i tym samym połączenie górnych okładek obu kondensatorów licznikowych Cn-r z masą układu, wymuszając całkowite rozładowanie obu kondensatorów licznikowych Cn-r. Następnie moduł sterujący CM rozpoczyna kontrolowanie stanu wejścia przetwarzanego interwału czasu In w celu wykrycia początku przetwarzanego interwału czasu T.

W chwili t1 wykrycia przez modułu sterującego CM początku przetwarzanego interwału czasu T, sygnalizowanego na wejściu przetwarzanego interwału czasu In, moduł sterujący CM rozpoczyna kontrolowanie stanu wejścia przetwarzanego interwału czasu In w celu wykrycia końca przetwarzanego interwału czasu T. Równocześnie moduł sterujący CM wprowadza wyjście zakończenia przetwarzania RDY w stan nieaktywny oraz zeruje stan licznika Ct. Następnie moduł sterujący CM rozpoczyna odmierzanie zgrubne początkowego fragmentu SRT odcinka czasu referencyjnego RT metodą liniową (Fig. 2). Moduł sterujący CM wybiera wpierw dowolny z dwóch kondensatorów licznikowych Cn-r oraz przełącznik licznikowy Sn-r i wyjście licznikowe Pn-r przypisane wybranemu kondensatorowi licznikowemu Cn-r. Następnie moduł sterujący CM powoduje przy pomocy sygnału z wybranego wyjścia licznikowego Pn-r przełączenie wybranego przełącznika licznikowego Sn-r w pierwsze położenie i tym samym połączenie górnej okładki wybranego kondensatora licznikowego Cn-r z wyjściem źródła prądowego referencyjnego Ir. Jednocześnie, przy pomocy sygnału z wyjścia referencyjnego Pr, moduł sterujący CM powoduje włączenie źródła prądowego referencyjnego Ir. Moduł sterujący CM rozpoczyna odmierzanie interwału licznikowego Cl (Fig. 2). Napięcie referencyjne Ur narastające na wybranym kondensatorze licznikowym Cn-r, ładowanym za pomocą źródła prądowego referencyjnego Ir, porównuje się za pomocą komparatora referencyjnego KR z napięciem progowym Uth. Gdy napięcie referencyjne Ur osiągnie wielkość napięcia progowego Uth, wówczas, na podstawie sygnału wyjściowego komparatora referencyjnego Kr, moduł sterujący CM kończy odmierzanie interwału licznikowego Cl. W tym celu moduł sterujący CM powoduje przy pomocy sygnału z wybranego wyjścia licznikowego Pn-r przełączenie wybranego przełącznika licznikowego Sn-r w drugie położenie i tym samym odłączenie górnej okładki wybranego kondensatora licznikowego Cn-r od wyjścia źródła prądowego referencyjnego Ir oraz jednoczesne połączenie górnej okładki wybranego kondensatora licznikowego Cn-r z masą układu, wymuszając całkowite rozładowanie tego kondensatora.

Jeżeli podczas odmierzania interwału licznikowego Cl moduł sterujący nie wykryje końca przetwarzanego interwału czasu T, wówczas moduł sterujący CM inkrementuje zawartość licznika Ct (Fig. 2 i Fig. 3). Następnie moduł sterujący CM sprawdza nową zawartość licznika Ct. Jeżeli którykolwiek z bitów tego licznika ma wartość zero, co oznacza, iż stan licznika nie osiągnął swej maksymalnej wartości, wówczas moduł sterujący CM rozpoczyna odmierzanie kolejnego interwału licznikowego Cl (Fig. 2). W tym celu moduł sterujący CM wybiera inny kondensatorów licznikowych Cn-r niż ładowany bezpośrednio wcześniej oraz przełącznik licznikowy Sn-r i wyjście licznikowe Pn-r przypisane temu kondensatorowi licznikowemu Cn-r. Przy pomocy sygnału z wybranego wyjścia licznikowego Pn-r moduł sterujący CM powoduje przełączenie wybranego przełącznika licznikowego Sn-r w pierwsze położenie, a zatem połączenie górnej okładki wybranego kondensatora licznikowego Cn-r z wyjściem źródła prądowego referencyjnego Ir i tym samym rozpoczęcie ładowania wybranego kondensatora licznikowego Cn-r. Moduł sterujący CM powtarza czynności związane z odmierzaniem interwałów licznikowych Cl aż do zakończenia odmierzania interwału licznikowego Cl, podczas którego moduł sterujący CM wykryje koniec przetwarzanego interwału czasu T (Fig. 2), albo gdy po inkrementacji zawartości licznika Ct moduł sterujący CM sprawdzi, iż nowa zawartość licznika Ct składa się wyłącznie z bitów o wartości jeden (Fig. 3).

W obu wymienionych przypadkach najbardziej znaczącym r bitom bn-1, ..., bn-r wyjściowego słowa cyfrowego B moduł sterujący CM przypisuje ostateczną wartość za pomocą wyjść r-bitowego licznika Ct. Jednocześnie moduł sterujący rozpoczyna precyzyjne odmierzanie końcowego fragmentu ERT odcinka czasu referencyjnego RT metodą kompensacji wagowej (Fig. 2 i Fig. 3). Moduł sterujący CM wybiera wpierw z zestawu kondensatorów CS kondensator Cz, którego pojemność jest aktualnie największa wśród nieładowanych jeszcze kondensatorów Cn-r-1, ..., Co zestawu kondensatorów CS. Następnie moduł sterujący CM powoduje przy pomocy sygnału z wyjścia sterującego Pz przełączenie przełącznika zestawu Sz w pierwsze położenie i tym samym połączenie górnej okładki kondensatora Cz z wyjściem źródła prądowego referencyjnego Ir. Moduł sterujący CM rozpoczyna odmierzanie interwału referencyjnego. Napięcie referencyjne Ur narastające na kondensatorze Cx, ładowanym za pomocą źródła prądowego referencyjnego Ir, porównuje się za pomocą komparatora referencyjnego Kr z napięciem progowym Uth. Gdy napięcie referencyjne Ur osiągnie wielkość napięcia progowego Uth, wówczas, na podstawie sygnału wyjściowego komparatora referencyjnego Kr, moduł sterujący CM kończy odmierzanie interwału referencyjnego. W tym celu moduł sterujący CM powoduje przy pomocy sygnału z wyjścia sterującego Px przełączenie przełącznika zestawu Sx w drugie położenie i tym samym odłączenie górnej okładki kondensatora Cx od wyjścia źródła prądowego referencyjnego Ir oraz jednoczesne połączenie górnej okładki kondensatora Cx z masą układu, wymuszając całkowite rozładowanie tego kondensatora. Równocześnie moduł sterujący CM przypisuje bitowi bx wartość jeden, jeżeli podczas ładowania za pomocą źródła prądowego referencyjnego Ir kondensatora Cx nie rozpoczęto ładowania kolejnego kondensatora za pomocą źródła prądowego sygnałowego Is. W przeciwnym przypadku moduł sterujący CM przypisuje bitowi bx wartość zero. Jednocześnie moduł sterujący CM rozpoczyna odmierzanie kolejnego interwału referencyjnego. W tym celu moduł sterujący CM wybiera z zestawu kondensatorów CS kondensator Cz, którego pojemność jest aktualnie największa wśród nieładowanych jeszcze kondensatorów Cn-r-1, Co zestawu kondensatorów CS. Następnie moduł sterujący CM powoduje przy pomocy sygnału z wyjścia sterującego Pz przełączenie przełącznika zestawu Sz w pierwsze położenie, a zatem połączenie górnej okładki kondensatora Cz z wyjściem źródła prądowego referencyjnego Ir i tym samym rozpoczęcie ładowania tego kondensatora. Czynności te powtarza się aż do momentu t3 zakończenia odmierzania odcinka czasu referencyjnego RT.

W chwili t2 wykrycia końca przetwarzanego interwału czasu T przez moduł sterujący CM, sygnalizowanego na wejściu przetwarzanego interwału czasu In, moduł sterujący CM rozpoczyna precyzyjne odmierzanie odcinka czasu sygnałowego ST metodą kompensacji wagowej (Fig. 2 i Fig. 3). Moduł sterujący CM wybiera wpierw z zestawu kondensatorów CS kondensator Cz, którego pojemność jest aktualnie największa wśród nieładowanych jeszcze kondensatorów Cn-r-1, ..., Co zestawu kondensatorów CS. Następnie moduł sterujący CM powoduje przy pomocy sygnału z wyjścia sterującego Pz przełączenie przełącznika zestawu Sz w trzecie położenie i tym samym połączenie górnej okładki kondensatora Cz z wyjściem źródła prądowego sygnałowego Is. Jednocześnie, przy pomocy sygnału z wyjścia sygnałowego Ps, moduł sterujący CM powoduje włączenie źródła prądowego sygnałowego Is. Moduł sterujący CM rozpoczyna odmierzanie interwału referencyjnego. Napięcie sygnałowe Us narastające na kondensatorze Cy, ładowanym za pomocą źródła prądowego sygnałowego Is, porównuje się za pomocą komparatora sygnałowego Ks z napięciem progowym Uth. Gdy napięcie sygnałowe Us osiągnie wielkość napięcia progowego Uth, wówczas, na podstawie sygnału wyjściowego komparatora sygnałowego Ks, moduł sterujący CM kończy odmierzanie interwału referencyjnego. W tym celu moduł sterujący CM powoduje przy pomocy sygnału z wyjścia sterującego Py przełączenie przełącznika zestawu Sy w drugie położenie i tym samym odłączenie górnej okładki kondensatora Cy od wyjścia źródła prądowego sygnałowego Is oraz jednoczesne połączenie górnej okładki kondensatora Cy z masą układu, wymuszając całkowite rozładowanie tego kondensatora. Równocześnie moduł sterujący CM przypisuje bitowi by wartość jeden, jeżeli podczas ładowania za pomocą źródła prądowego sygnałowego Is kondensatora Cy rozpoczęto ładowania kolejnego kondensatora za pomocą źródła prądowego referencyjnego Ir. W przeciwnym przypadku moduł sterujący CM przypisuje bitowi by wartość zero. Jednocześnie moduł sterujący CM rozpoczyna odmierzanie kolejnego interwału referencyjnego. W tym celu moduł sterujący CM wybiera z zestawu kondensatorów CS kondensator Cz, którego pojemność jest aktualnie największa wśród nieładowanych jeszcze kondensatorów Cn-r-1, ..., Co zestawu kondensatorów CS. Następnie moduł sterujący CM powoduje przy pomocy sygnału z wyjścia sterującego Pz przełączenie przełącznika zestawu Sz w trzecie położenie, a zatem połączenie górnej okładki kondensatora Cz z wyjściem źródła prądowego sygnałowego Is i tym samym rozpoczęcie ładowania tego kondensatora. Czynności te powtarza się aż do momentu t3 zakończenia odmierzania odcinka czasu sygnałowego ST.

Odmierzanie odcinka czasu referencyjnego RT i odcinka czasu sygnałowego ST moduł sterujący CM kończy w chwili t3 (Fig. 2 i Fig. 3), gdy podczas ładowania kondensatora Co o najmniejszej pojemności w zestawie kondensatorów CS moduł sterujący CM wykryje na podstawie sygnału wyjściowego komparatora referencyjnego Kr, że napięcie referencyjne Ur narastające na kondensatorze Cx ładowanym za pomocą źródła prądowego referencyjnego Ir jest równe napięciu progowemu Uth, albo na podstawie sygnału wyjściowego komparatora sygnałowego Ks, że napięcie sygnałowe Us narastające na kondensatorze Cy ładowanym za pomocą źródła prądowego Ir sygnałowego Is jest równe napięciu progowemu Uth. Moduł sterujący CM przy pomocy sygnału z wyjścia referencyjnego Pr powoduje wówczas wyłączenie źródła prądowego referencyjnego Ir i jednocześnie przy pomocy sygnału z wyjścia sygnałowego Ps moduł sterujący CM powoduje wyłączenie źródła prądowego sygnałowego Is. Przy pomocy sygnałów z wyjść sterujących Pn-r-1, ..., Po moduł sterujący CM powoduje przełączenie przełączników zestawu Sn-r-1, So w drugie położenie i tym samym połączenie górnych okładek wszystkich kondensatorów Cn-r-1, Co zestawu kondensatorów CS z masą układu, wymuszając całkowite rozładowanie wszystkich kondensatorów Cn-r-1, Co zestawu kondensatorów CS. Równocześnie moduł sterujący CM powoduje przełączenie obu przełączników licznikowych Sn-r w drugie położenie i tym samym połączenie górnych okładek obu kondensatorów licznikowych Cn-r z masą układu, wymuszając całkowite rozładowanie obu kondensatorów licznikowych Cn-r. Następnie moduł sterujący CM wprowadza wyjście zakończenia przetwarzania RDY w stan aktywny. Jednocześnie moduł sterujący CM rozpoczyna kontrolowanie stanu wejścia przetwarzanego interwału czasu In w celu wykrycia początku kolejnego przetwarzanego interwału czasu T.

Bezzegarowe i bezpośrednie przetwarzanie interwału czasu na słowo cyfrowe, realizowane według wynalazku w drugim przykładowym układzie, różni się od realizowanego w pierwszym przykładowym układzie tym, że w czasie odmierzania początkowego fragmentu SRT odcinka czasu referencyjnego RT moduł sterujący CM przy pomocy sygnału z wyjścia referencyjnego Pr utrzymuje wydajność źródła prądowego referencyjnego Ir na wartości pięciokrotnie mniejszej od wydajności źródła prądowego sygnałowego Is. Natomiast w czasie odmierzania końcowego fragmentu ERT odcinka czasu referencyjnego RT moduł sterujący CM przy pomocy sygnału z wyjścia referencyjnego Pr utrzymuje wydajność źródła prądowego referencyjnego Ir na wartości równej wydajności źródła prądowego sygnałowego Is.

Wykaz oznaczeń na rysunku

In wejście przetwarzanego interwału czasu

Ins wejście sygnałowe

InR wejście referencyjne

Ps wyjście sygnałowe

Pr wyjście referencyjne

B wyjście słowa cyfrowego bn-1, ..., br najbardziej znaczące bity wyjściowego słowa cyfrowego bn-r-1, ., bo najmniej znaczące bity wyjściowego słowa cyfrowego RDY wyjście zakończenia przetwarzania

Is źródło prądowe sygnałowe

Ir źródło prądowe referencyjne

S szyna sygnałowa

R szyna referencyjna

Ks komparator sygnałowy

Kr komparator referencyjny

CS zestaw kondensatorów

Cn-r-i, ..., Co kondensatory zestawu kondensatorów

Cn-r-i kondensator o największej pojemności w zestawie kondensatorów Co kondensator o najmniejszej pojemności w zestawie kondensatorów Cn-r kondensator licznikowy

Sn-r-1, ., So przełączniki zestawu

Sn-r przełącznik licznikowy

Pn-r-1, ., Po wyjścia sterujące

Pn-r wyjście licznikowe

CM moduł sterujący

Ct licznik

Us napięcie sygnałowe

Ur napięcie referencyjne

Uth napięcie progowe Udd napięcie zasilania T przetwarzany interwał czasu t1 chwila wykrycia początku przetwarzanego interwału czasu T t2 chwila wykrycia końca przetwarzanego interwału czasu T t3 chwila zakończenia odmierzania odcinka czasu referencyjnego

Cl interwał licznikowy

ST odcinek czasu sygnałowego

RT odcinek czasu referencyjnego

SRT początkowy fragment odcinka czasu referencyjnego

ERT końcowy fragment odcinka czasu referencyjnego

Claims (4)

1. Sposób bezzegarowego i bezpośredniego przetwarzania interwału czasu na słowo cyfrowe, polegający na wykrywaniu za pomocą modułu sterującego początku i końca przetwarzanego interwału czasu i odwzorowaniu przetwarzanego interwału czasu w postaci różnicy długości odcinka czasu referencyjnego i odcinka czasu sygnałowego, takich że odcinek czasu referencyjnego odmierza się od chwili wykrycia za pomocą modułu sterującego początku przetwarzanego interwału czasu, zaś odcinek czasu sygnałowego odmierza się od chwili wykrycia za pomocą modułu sterującego końca przetwarzanego interwału czasu, a odmierzanie obu odcinków czasu kończy się w tym samym momencie, przy czym precyzyjne odmierzanie końcowego fragmentu odcinka czasu referencyjnego oraz całego odcinka czasu sygnałowego realizuje się metodą kompensacji wagowej, w znany sposób, taki że końcowy fragment odcinka czasu referencyjnego zestawia się ze skwantowanych, binarnie skalowanych interwałów referencyjnych o znanych długościach, które odmierza się przez ładowanie za pomocą źródła prądowego referencyjnego kondensatorów wybieranych za pomocą modułu sterującego z zestawu kondensatorów, takich że pojemność każdego kolejnego kondensatora w zestawie kondensatorów jest dwukrotnie mniejsza od pojemności kondensatora bezpośrednio go poprzedzającego, przy czym z zestawu kondensatorów wybiera się za pomocą modułu sterującego zawsze ten kondensator, którego pojemność jest aktualnie największa wśród nieładowanych jeszcze kondensatorów tego zestawu, zaś wybrany kondensator ładuje się do chwili, gdy narastające na nim napięcie referencyjne, które porównuje się za pomocą komparatora referencyjnego z napięciem progowym, jest równe napięciu progowemu, a wówczas rozpoczyna się odmierzanie kolejnego interwału referencyjnego przez ładowanie za pomocą źródła prądowego referencyjnego kolejnego kondensatora, który wybiera się za pomocą modułu sterującego z zestawu kondensatorów, natomiast odcinek czasu sygnałowego zestawia się ze skwantowanych, binarnie skalowanych interwałów referencyjnych o znanych długościach, które odmierza się przez ładowanie za pomocą źródła prądowego sygnałowego kondensatorów wybieranych za pomocą modułu sterującego z zestawu kondensatorów, przy czym z zestawu kondensatorów wybiera się za pomocą modułu sterującego zawsze ten kondensator, którego pojemność jest aktualnie największa wśród nieładowanych jeszcze kondensatorów, zaś wybrany kondensator ładuje się do chwili, gdy narastające na nim napięcie sygnałowe, które porównuje się za pomocą komparatora sygnałowego z napięciem progowym, jest równe napięciu progowemu, a wówczas rozpoczyna się odmierzanie kolejnego interwału referencyjnego przez ładowanie za pomocą źródła prądowego sygnałowego kolejnego kondensatora, który wybiera się za pomocą modułu sterującego z zestawu kondensatorów, a równocześnie z odmierzaniem końcowego fragmentu odcinka czasu referencyjnego i odmierzaniem całego odcinka czasu sygnałowego przypisuje się, w znany sposób, za pomocą modułu sterującego, właściwe wartości logiczne kolejnym spośród n-r najmniej znaczących bitów wyjściowego słowa cyfrowego, gdzie n jest liczbą bitów wyjściowego słowa cyfrowego, zaś r jest stopniem linearyzacji, przy czym bitowi o danym indeksie, należącemu do n-r najmniej znaczących bitów wyjściowego słowa cyfrowego, przypisuje się za pomocą modułu sterującego wartość jeden, jeżeli podczas ładowania za pomocą źródła prądowego referencyjnego kondensatora o tym samym indeksie, należącego do zestawu kondensatorów, nie rozpoczęto ładowania kolejnego kondensatora za pomocą źródła prądowego sygnałowego lub jeżeli podczas ładowania za pomocą źródła prądowego sygnałowego kondensatora o takim samym indeksie, należącego do zestawu kondensatorów, rozpoczęto ładowanie kolejnego kondensatora za pomocą źródła prądowego referencyjnego, zaś w pozostałych przypadkach bitowi temu przypisuje się za pomocą modułu sterującego wartość zero, natomiast wymienione czynności związane z odmierzaniem końcowego fragmentu odcinka czasu referencyjnego, odmierzaniem całego odcinka czasu sygnałowego oraz przypisywaniem właściwych wartości logicznych n-r najmniej znaczącym bitom wyjściowego słowa cyfrowego powtarza się aż do wykorzystania wszystkich kondensatorów z zestawu kondensatorów, a wówczas kończy się odmierzanie odcinka czasu referencyjnego i odcinka czasu sygnałowego, znamienny tym, że suma długości odcinka czasu referencyjnego (RT) i odcinka czasu sygnałowego (ST) jest w przybliżeniu proporcjonalna do długości przetwarzanego interwału czasu (T), przy czym długość odcinka czasu referencyjnego (RT) wyznacza się wpierw zgrubnie, przez odmierzanie początkowego fragmentu (SRT) odcinka czasu referencyjnego (RT) metodą liniową, a początkowy fragment (SRT) odcinka czasu referencyjnego (RT) zestawia się z interwałów licznikowych (Cl) o identycznej długości, dwukrotnie większej od długości najdłuższego z binarnie skalowanych interwałów referencyjnych, a zestawiane interwały licznikowe (Cl) zlicza się za pomocą r-bitowego licznika (Ct), przy czym licznik (Ct) zeruje się wpierw za pomocą modułu sterującego (CM) w chwili (ti) wykrycia za pomocą modułu sterującego (CM) początku przetwarzanego interwału czasu (T), zaś interwały licznikowe (Cl) odmierza się przez ładowanie za pomocą źródła prądowego referencyjnego (Ir) jednego kondensatora licznikowego (Cn-r), przy czym pojemność każdego kondensatora licznikowego (Cn-r) jest taka sama, zaś kondensator licznikowy (Cn-r) ładuje się do chwili, gdy narastające na nim napięcie referencyjne (UR), które porównuje się za pomocą komparatora referencyjnego (Kr) Z napięciem progowym (Uth), jest równe napięciu progowemu (Uth), a wówczas rozładowuje się ten kondensator licznikowy (Cn-r) za pomocą przyporządkowanego mu przełącznika licznikowego (Sn-r), zwierając z sobą okładki kondensatora licznikowego (Cn-r), a jeżeli podczas odmierzania tego interwału licznikowego (Cl) nie wykryje się za pomocą modułu sterującego (CM) końca przetwarzanego interwału czasu (T), to wówczas inkrementuje się za pomocą modułu sterującego (CM) zawartość licznika (Ct), a następnie sprawdza się za pomocą modułu sterującego (CM) nową zawartość licznika (Ct), a jeżeli którykolwiek z bitów tego licznika ma wartość zero, wówczas odmierza się kolejny interwał licznikowy (Cl) przez ładowanie za pomocą źródła prądowego referencyjnego (Ir) innego niż poprzednio kondensatora licznikowego (Cn-r) i czynności te powtarza się aż do zakończenia odmierzania interwału licznikowego (Cl), podczas którego wykryje się za pomocą modułu sterującego (CM) koniec przetwarzanego interwału czasu (T), albo sprawdzi się za pomocą modułu sterującego (CM), iż po inkrementacji licznika (Ct) za pomocą modułu sterującego (CM) nowa zawartość licznika (Ct) składa się wyłącznie z bitów o wartości jeden, a wówczas, w obu przypadkach, najbardziej znaczącym r bitom (bn-i, ..., bn-r) wyjściowego słowa cyfrowego (B) przypisuje się za pomocą modułu sterującego (CM) wartości r bitów licznika (Ct) i równocześnie rozpoczyna się odmierzanie, w znany sposób, końcowego fragmentu (ERT) odcinka czasu referencyjnego (RT).

2. Sposób według zastrz. 1, znamienny tym, że stopień linearyzacji r jest liczbą naturalną, większą od jeden i mniejszą od liczby n bitów (bn-1, bn-r, bn-r-1, ..., b0) wyjściowego słowa cyfrowego (B).

3. Sposób według zastrz. 2, znamienny tym, że wydajność źródła prądowego referencyjnego (Ir) jest taka sama jak wydajność źródła prądowego sygnałowego (Is) i jednocześnie pojemność każdego kondensatora licznikowego (Cn-r) jest dwukrotnie większa od pojemności kondensatora (Cn-r-1) o największej pojemności w zestawie kondensatorów (CS).

4. Sposób według zastrz. 2, znamienny tym, że wydajność źródła prądowego referencyjnego (Ir) jest regulowana i w czasie odmierzania początkowego fragmentu (SRT) odcinka czasu referencyjnego (RT) jest utrzymywana za pomocą modułu sterującego (CM) na wartości k-krotnie mniejszej od wydajności źródła prądowego sygnałowego (Is), zaś w czasie odmierzania końcowego fragmentu (ERT) odcinka czasu referencyjnego (RT) jest utrzymywana za pomocą modułu sterującego (CM) na wartości równej wydajności źródła prądowego sygnałowego (Is) i jednocześnie pojemność każdego kondensatora licznikowego (Cn-r) jest k-krotnie mniejsza od podwojonej pojemności kondensatora (Cn-r-1) o największej pojemności w zestawie kondensatorów (CS).