PL248179B1 - Interpreter demodulacji RFID - Google Patents

Abstract

Interpreter demodulacji RFID (DI) zawiera układ pomiaru interwałów modulacji (IntM) dołączony do wejścia zegara podnośnej (i-F16a) i do dyskryminatora interwałów modulacji (IntD), który jest dołączony do detektora zdarzeń (EvD), którego pierwsze wyjście dołączone jest do wyjścia sygnału początku ramki zapytania (o-CS), a drugie wyjście dołączone jest do wyjścia zdekodowanego zapytania (o-Cmd) poprzez układ dekodujący ramek (FDC). Ponadto posiada wejście sygnału zdemodulowanego (i-STR) dołączone do układu pomiaru interwałów modulacji (IntM) i do dyskryminatora interwałów modulacji (IntD) poprzez układy opóźniające (Del1, Del2). Pomiędzy wyjściami interpretera demodulacji RFID (DI) a jego układami umieszczony jest synchronizator (Sync), który posiada wejście dołączone do wejścia zegara symboli ramki (i-F64a) interpretera demodulacji RFID (DI). Układ dekodujący ramek (FDC) posiada sekwencyjnie połączone dekoder symboli (SD) i dekoder ramki (FD). Interpreter (DI) posiada także wejście inicjalizacji (i-Inta) dołączone do detektora zdarzeń (EvD), dekodera symboli (SD), dekodera ramki (FD) i synchronizatora (Sync) oraz wejście podtrzymania (i-VHa) dołączone do wejść podtrzymania obydwu układów opóźniających (Del1, Del2).

Description

Opis wynalazku

Przedmiotem wynalazku jest interpreter demodulacji RFID stosowany zwłaszcza w rdzeniach cyfrowych znaczników RFID w układach NFC.

Znany jest z opisu patentowego japońskiego wynalazku JP2006157593A system komunikacji RFID i urządzenie komunikacji bezprzewodowej zawierające jednostkę interpretera. Wynalazek zawiera urządzenie komunikacji bezprzewodowej, które jest podłączone do urządzenia głównego w celu wysyłania informacji o instrukcjach zapisu RFID w systemie komunikacji RFID. Wiele mechanizmów antenowych do nadawania/odbioru sygnałów nadawczych do zapisu RFID i sygnałów odebranych z RFID jest dostarczonych do urządzenia komunikacji bezprzewodowej dla każdej specyfikacji komunikacyjnej RFID. Urządzenie do komunikacji bezprzewodowej jest wyposażone w mechanizm sterujący posiadający środki do przetwarzania sygnału, które generują sygnał nadawczy i analizuje odebrany sygnał na podstawie specyfikacji komunikacyjnych zawartych w instrukcji, oraz środki przełączające antenę do wyboru mechanizmu antenowego do przesyłania sygnału nadawczego i mechanizmu antenowego do odbioru odbieranego sygnału.

W szczególności w znane jest z tego wynalazku rozwiązanie, w którym sterownik koduje polecenie instrukcji jako informację o instrukcji z komputera głównego przy użyciu kodera przez interpreter poleceń i przekazuje je do sterownika znacznika. Gdy instrukcja zapisuje dane, wartość do zapisania jest tymczasowo przechowywana w pamięci. Sterownik znacznika konwertuje instrukcję z komputera głównego na formę fali radiowej i przekazuje ją do modułu anteny. Moduł anteny przesyła falę radiową do znacznika RFID jako sygnał transmisyjny. Sterownik znacznika analizuje sygnał analogowy jako falę radiową odebraną ze znacznika RFID za pośrednictwem modułu anteny, przetwarza treść na sygnał cyfrowy i przekazuje sygnał cyfrowy do interpretera poleceń. Interpreter poleceń dekoduje odebrany sygnał cyfrowy przy wykorzystaniu dekodera i dostarcza go do komputera głównego jako dane odczytane ze znacznika.

Znany jest z opisu patentowego japońskiego wynalazku JP2006319730A system i sposób odbioru sygnału znaczników RFID zawierający interpreter komend. W wynalazku tym system odbioru sygnału znacznika RFID składa się z demodulatora do demodulacji sygnału pasma podstawowego zgodnie z protokołem komunikacyjnym, pamięci pozostałego sygnału do przechowywania sygnałów wejściowych sygnału, którego nie można demodulować, a następnie modułu wyznaczania danych do wywnioskowania kolejnych danych z protokołu komunikacji, pamięć wzorców sygnałów do przechowywania wzorca fali podstawowego przebiegu w protokole komunikacyjnym oraz komparator sygnału do wyszukiwania przebiegu podstawowego pasującego do wzorca fali sygnału pozostałego wzorca sygnału z pamięci wzorca sygnału. Ponadto system odbierania sygnału znacznika RFID obejmuje ocenę danych w celu oceny, czy dane wywnioskowane przez część ustalania danych odpowiadają danym podstawowego kształtu fali odzyskanym przez komparator sygnału; oraz moduł odejmowania sygnału do odczytywania sygnału pierwotnego mającego tę samą długość co długość sygnału przebiegu podstawowego z przedniej części sygnału przechowywanego w pamięci pozostałego sygnału, w oparciu o wynik oceny danych, w celu ponownego wysłania pierwotnego sygnału do demodulatora.

W szczególności znane jest z tego wynalazku rozwiązanie, zgodnie z którym antena odbiorcza odbiera sygnał znacznika RFID transmitowany ze znacznika RFID. W obwodzie odbiorczym sygnał znacznika RFID odebrany przez antenę odbiorczą jest regulowany w taki sposób, że siła sygnału staje się stała za pomocą automatycznego regulatora siły sygnału jednostki ekstrakcji pasma podstawowego , a ponadto sygnał pasma podstawowego jest generowany z sygnału znacznika RFID. Sygnał pasma podstawowego jest wyodrębniany przez filtr pasmowy. Demodulator demoduluje ten sygnał pasma podstawowego. Następnie jednostka dekodująca protokół dekoduje demodulowane dane zgodnie z protokołem radiowym znacznika RFID w celu wyodrębnienia danych przechowywanych w znaczniku RFID i przesłania ich do interpretera poleceń. Interpreter poleceń konwertuje dane przechowywane w znaczniku RFID na format danych zrozumiały dla komputera głównego zainstalowanego na zewnątrz i wysyła dane do komputera głównego.

Znany jest z publikacji pt. „A Thin Elastic NFC Forum Type 1 Compatible RFID Tag” w czasopiśmie IEEE Journal of Solid-State Circuits (Early Access), DOI:10.1109/JSSC.2023.3300256, znacznik RFID NFC, którego architektura została podzielona na część analogową oraz część cyfrową. Na część analogową składają się układy: harwester z modulatorem, dzielnik częstotliwości, demodulator AM, układ napięcia odniesienia oraz detektor symboli. Na część cyfrową składają się układy: dekoder symboli, rdzeń NFC oraz układ odpowiedzi NFC. W znaczniku tym antena dołączona jest do harwestera z modulatorem, dzielnika częstotliwości oraz demodulatora AM. Napięcie zasilania z harwestera z modulatorem dołączone jest do każdego układu analogowego i cyfrowego znacznika. Wyjście dzielnika częstotliwości dołączone jest do dekodera symboli, rdzenia NFC, układu odpowiedzi NFC oraz detektora symboli. Wyjście układu napięcia odniesienia dołączone jest do demodulatora AM oraz detektora symboli. Wyjście demodulatora AM dołączone jest do detektora symboli oraz dzielnika częstotliwości. Dwa kolejne wyjścia demodulatora AM dołączone są do detektora symboli. Wyjście detektora symboli dołączone jest do dekodera symboli. Wyjścia dekodera symboli dołączone są do rdzenia NFC. Wyjścia rdzenia NFC dołączone są układu odpowiedzi NFC. Przynajmniej jedno wyjście układu odpowiedzi NFC dołączone jest do dzielnika częstotliwości, a wyjście modulacji układu odpowiedzi NFC dołączone jest do harwestera z modulatorem. Detektor symboli składa się z licznika impulsów zbudowanego z kaskadowego połączenia czterech przerzutników, synchronizatora zbudowanego z dwóch przerzutników oraz układu opóźniającego zbudowanego z pięciu inwerterów. Układ odpowiedzi NFC zawiera 73-bitowy rejestr przesuwny zbudowany z przerzutników. Cyfrowa część znacznika wykorzystuje dwa sygnały zegarowe o częstotliwościach wynikających z podzielenia częstotliwości sygnału antenowego przez 16 oraz przez 64.

Znane są w stanie techniki, w szczególności w inżynierii dotyczącej elektroniki, systemy (zdalnej) identyfikacji radiowej RFID (od ang. radio-frequency identification), a w szczególności komunikacja bliskiego zasięgu NFC (od ang. near-field communication). Znane są w stanie techniki tranzystory polowe (FET - od ang. field-effect transistor) z izolowaną bramką, tranzystory cienkowarstwowe (TFT - od ang. thin-film transistor), jak również tranzystory oparte na indowo-galowym tlenku cynku (IGZO lub InGaZnO - od ang.: indium (In), gallium (Ga), zinc (Zn), oxygen (O)).

Celem wynalazku jest stworzenie niewielkiego, pod względem zajmowanej powierzchni, i energooszczędnego układu dla RFID NFC w technologii a-IGZO, którą cechują duże tranzystory TFT. Istnieje zatem potrzeba rozwiązania problemu nadmiernie złożonej implementacji cyfrowej, spełnienia krytycznych parametrów czasowych oraz minimalizacji pobieranej przez układ mocy, które są konieczne do prawidłowego działania całego układu znacznika RFID NFC.

Istota rozwiązania według wynalazku polega na tym, że interpreter demodulacji RFID posiada detektor zdarzeń, układ pomiaru interwałów modulacji, dyskryminator interwałów modulacji i układ dekodujący ramek, połączone w ten sposób, że układ pomiaru interwałów modulacji dołączony jest do wejścia zegara podnośnej interpretera demodulacji RFID, wyjście układu pomiaru interwałów modulacji dołączone jest do dyskryminatora interwałów modulacji, wyjście dyskryminatora interwałów modulacji dołączone jest do detektora zdarzeń, którego pierwsze wyjście dołączone jest do wyjścia sygnału początku ramki zapytania interpretera demodulacji RFID, a drugie wyjście dołączone jest do wyjścia zdekodowanego zapytania interpretera demodulacji RFID poprzez układ dekodujący ramek. Ponadto, interpreter demodulacji RFID posiada wejście sygnału zdemodulowanego interpretera demodulacji RFID dołączone do układu pomiaru interwałów modulacji i do dyskryminatora interwałów modulacji. Tak skonstruowany układ jest dedykowany do przetwarzania surowych danych z demodulatora na informacje o strukturze i zawartości ramek poleceń. Dodatkowym efektem technicznym takiej konstrukcji jest asynchroniczna praca, co przekłada się na uproszczoną architekturę układu, przez co możliwe jest zmniejszenie powierzchni oraz poboru mocy.

Korzystnie, wejście sygnału zdemodulowanego dołączone jest do układu pomiaru interwałów modulacji i dyskryminatora interwałów modulacji poprzez przynajmniej jeden układ opóźniający. Dzięki temu układ pomiaru interwałów modulacji oraz dyskryminator interwałów modulacji mogą być zaimplementowane w uproszczony sposób, zmniejszając wymaganą liczbę elementów sekwencyjnych.

Korzystnie, interpreter demodulacji RFID zawiera synchronizator, poprzez który dołączony jest detektor zdarzeń do wyjścia sygnału początku ramki zapytania oraz poprzez który dołączony jest układ dekodujący ramek do wyjścia zdekodowanego zapytania. Ponadto, posiada dołączone do synchronizatora wejście zegara symboli ramki interpretera demodulacji RFID. Dzięki temu zmiany sygnałów na wyjściach interpretera demodulacji RFID są odpowiednio wyrównane w czasie, a przez to kompatybilne z dołączoną do nich logiką kolejnego układu.

Korzystnie, układ dekodujący ramek zawiera dekoder symboli oraz dekoder ramki, sekwencyjnie połączone od wejścia do wyjścia tego układu. Dzięki temu dekodowanie zachodzi sekwencyjnie, przez co układ dekodujący ramek ulega uproszczeniu.

Korzystnie, pojedynczy układ opóźniający włączony pomiędzy wejściem sygnału zdemodulowanego a układem pomiaru interwałów modulacji, albo połączenie różnych układów opóźniających, tworzy sekwencyjne połączenie 4 inwerterów. Dzięki temu układ opóźniający charakteryzuje się prostotą implementacji, a przez to małą zajętością powierzchni układu.

Korzystnie, pojedynczy układ opóźniający włączony pomiędzy wejściem sygnału zdemodulowanego a dyskryminatorem interwałów modulacji, albo połączenie różnych układów opóźniających, tworzy sekwencyjne połączenie 5 inwerterów. Dzięki temu układ opóźniający charakteryzuje się prostotą implementacji, a przez to małą zajętością powierzchni układu.

Korzystnie, interpreter demodulacji RFID posiada wejście podtrzymania dołączone do wejścia podtrzymania przynajmniej jednego układu opóźniającego. Dzięki temu chwilowe spadki amplitudy sygnału na wejściu antenowym, wywołane modulacją w trakcie komunikacji, lub spadki wywołane skokami napięcia zasilania, nie wpływają na pracę układu lub układów opóźniających.

Korzystnie, budowa układu pomiaru interwałów modulacji oparta jest na liczniku i rejestrze zatrzaskującym wartość tego licznika, wyzwalanym poprzez wejście sygnału zdemodulowanego. Dzięki temu pomiar interwałów modulacji odbywa się w sposób cyfrowy, przez co w minimalnym stopniu zależy od rozrzutów produkcyjnych układu.

Korzystnie, dyskryminator interwałów modulacji jest wykonany jako komparator. Dzięki temu dyskryminator interwałów modulacji może być wykonany jako układ kombinacyjny, bez zaangażowania elementów sekwencyjnych, typu przerzutniki, przez co oszczędzana jest powierzchnia układu.

Korzystnie, dekoder symboli jest wykonany jako maszyna stanów. Dzięki temu możliwa jest bezstratna konwersja zmierzonych interwałów na symbole protokołu.

Korzystnie, interpreter demodulacji RFID posiada wejście inicjalizacji dołączone do wejścia inicjalizacji detektora zdarzeń, do wejścia inicjalizacji dekodera symboli, do wejścia inicjalizacji dekodera ramki oraz do wejścia inicjalizacji synchronizatora. Dzięki temu możliwe jest ustawienie stanu początkowego w tych układach, a co za tym idzie implementacja nie wymaga zastosowania napięcia zasilania podtrzymującego stany rejestrów.

Korzystnie, dekoder symboli jest wykonany jako układ kombinacyjny. Dzięki temu konwersja zmierzonych interwałów na symbole protokołu odbywa się w sposób heurystyczny, upraszczając znacznie implementację dekodera symboli, kosztem rozróżnialności niektórych ramek poleceń.

Korzystnie, dekoder ramki jest wykonany jako maszyna stanów. Dzięki temu możliwa jest identyfikacja ramek poleceń przed zakończeniem ich pełnej transmisji.

Korzystnie, synchronizator zawiera przynajmniej jeden łańcuch przerzutników taktowanych wspólnym zegarem. Dzięki temu zmiany sygnałów na wyjściach synchronizatora są wyrównane w czasie do zboczy zegara, przy użyciu bardzo prostej implementacji.

Przykład wykonania został uwidoczniony na rysunku, na którym fig. 1 przedstawia schemat ideowy niesynchronizowanego interpretera demodulacji RFID, a fig. 2 - schemat ideowy synchronizowanego interpretera demodulacji RFID.

Interpreter demodulacji RFID w przykładzie wykonania przedstawionym na fig. 1 posiada układ pomiaru interwałów modulacji IntM, dyskryminator interwałów modulacji IntD, detektor zdarzeń EvD oraz układ dekodujący ramek FDC. Interpreter demodulacji RFID Dl ponadto posiada wejście sygnału zdemodulowanego i-STR, wejście zegara podnośnej i-F16a, wyjście sygnału początku ramki zapytania o-CS oraz wyjście zdekodowanego zapytania o-Cmd.

Wejście sygnału zdemodulowanego i-STR dołączone jest do układu pomiaru interwałów modulacji IntM oraz do dyskryminatora interwałów modulacji IntD. Wejście zegara podnośnej i-F16a dołączone jest do układu pomiaru interwałów modulacji IntM. Wyjście układu pomiaru interwałów modulacji IntM dołączone jest do dyskryminatora interwałów modulacji IntD. Wyjście dyskryminatora interwałów modulacji IntD dołączone jest do detektora zdarzeń EvD. Pierwsze wyjście detektora zdarzeń EvD dołączone jest do wyjścia sygnału początku ramki zapytania o-CS. Drugie wyjście detektora zdarzeń EvD dołączone jest do układu dekodującego ramki FDC, a wyjście układu dekodującego ramki FDC dołączone jest do wyjścia zdekodowanego zapytania o-Cmd.

Interpreter demodulacji RFID w przykładzie wykonania przedstawionym na fig. 2 posiada pierwszy układ opóźniający Del1, drugi układ opóźniający Del2, układ pomiaru interwałów modulacji IntM, dyskryminator interwałów modulacji IntD, detektor zdarzeń EvD, synchronizator Sync oraz układ dekodujący ramek FDC, który posiada dekoder symboli SD oraz dekoder ramki FD. Interpreter demodulacji RFID Dl ponadto posiada wejście sygnału zdemodulowanego i-STR, wejście podtrzymania i-VHa, wejście zegara podnośnej i-F16a, wejście inicjalizacji i-lnta, wejście zegara symboli ramki i-F64a, wyjście sygnału początku ramki zapytania o-CS oraz wyjście zdekodowanego zapytania o-Cmd.

Wejście sygnału zdemodulowanego i-STR dołączone jest do pierwszego układu opóźniającego Dell oraz do drugiego układu opóźniającego Del2. Wejście podtrzymania i-VHa dołączone jest do wejścia podtrzymania pierwszego układu opóźniającego Del1 oraz do wejścia podtrzymania drugiego układu opóźniającego Del2. Wejście zegara podnośnej i-F16a dołączone jest do układu pomiaru interwałów modulacji IntM. Wejście inicjalizacji i-lnta dołączone jest do detektora zdarzeń EvD, do dekodera symboli SD, do dekodera ramki FD oraz do synchronizatora Sync. Wejście zegara symboli ramki i-F64a dołączone jest do synchronizatora Sync. Wyjście pierwszego układu opóźniającego Del1 dołączone jest do układu pomiaru interwałów modulacji IntM. Wyjście drugiego układu opóźniającego Del2 dołączone jest do dyskryminatora interwałów modulacji IntD. Wyjście układu pomiaru interwałów modulacji IntM dołączone jest do dyskryminatora interwałów modulacji IntD. Wyjście dyskryminatora interwałów modulacji IntD dołączone jest do detektora zdarzeń EvD. Pierwsze wyjście detektora zdarzeń EvD dołączone jest do synchronizatora Sync. Drugie wyjście detektora zdarzeń EvD dołączone jest do dekodera symboli SD. Wyjście dekodera symboli SD dołączone jest do dekodera ramki FD. Wyjście dekodera ramki FD dołączone jest do synchronizatora Sync. Pierwsze wyjście synchronizatora Sync dołączone jest do wyjścia sygnału początku ramki zapytania o-CS, a drugie wyjście synchronizatora Sync dołączone jest do wyjścia zdekodowanego zapytania o-Cmd.

Układ interpretera demodulacji RFID Dl został zaprojektowany do przetwarzania surowych danych z demodulatora w postaci cyfrowych, asynchronicznych impulsów skorelowanych z występowaniem modulacji od czytnika. Wynikiem działania interpretera demodulacji RFID Dl są informacje o strukturze i zawartości otrzymanych od czytnika ramek poleceń. Układ charakteryzuje się zasadniczo pracą asynchroniczną, co przekłada się na jego uproszczoną architekturę i realizację celu w postaci małej i wydajnej implementacji.

Układ pomiaru interwałów modulacji IntM mierzy czas pomiędzy następującymi po sobie modulacjami od czytnika, jako podstawę czasu wykorzystując zegar podnośnej z wejścia zegara podnośnej i-F16a. Implementacja układu pomiaru interwałów modulacji IntM zawiera licznik oraz rejestr zatrzaskujący wartość tego licznika w momencie wykrycia modulacji od czytnika. Informacja o wykryciu modulacji pochodzi z wejścia sygnału zdemodulowanego i-STR. Dodatkowe zastosowanie bloków pierwszego układu opóźniającego Del1 i drugiego układu opóźniającego Del2, asynchronicznie opóźniających zbocze sygnału pochodzącego z wejścia sygnału zdemodulowanego i-STR, korzystnie wpływa na złożoność konstrukcji układu pomiaru interwałów modulacji IntM oraz dyskryminatora interwałów modulacji IntD.

Czas odmierzony przez układ pomiaru interwałów modulacji IntM, w postaci liczby całkowitej, jest następnie interpretowany przez dyskryminator interwałów modulacji IntD, który kwalifikuje go do jednego z czterech zakresów czasowych, dzięki którym możliwe jest jednoznaczne określenie otrzymanych symboli definiowanych standardem NFC.

Detektor zdarzeń EvD, na podstawie informacji o otrzymanym zakresie czasowym, wykrywa zdarzenia: (a) przekroczenia maksymalnego dozwolonego czasu między modulacjami (tj. koniec ramki), (b) pierwszej modulacji po końcu ostatnio odebranej ramki, oraz (c) modulacji wewnątrz ramki. W drugim z tych przypadków (b), detektor zdarzeń EvD wskazuje zajście tego zdarzenia na wyjściu sygnału początku ramki zapytania o-CS, natomiast w pozostałych przypadkach informacja o wykrytym zdarzeniu jest przekazywana dalej do układu dekodującego ramek FDC. Dzięki temu implementację detektora zdarzeń EvD można ograniczyć do zaledwie trzech przerzutników typu „D” oraz dwóch bramek logicznych.

Układ dekodujący ramek FDC przetwarza otrzymane informacje w dwóch stopniach - najpierw przetwarzając symbole modulacji na bity danych przy użyciu dekodera symboli SD, a następnie, przy pomocy dekodera ramki FD, dokonując konwersji otrzymanego ciągu bitów (którego struktura zdefiniowana jest w standardzie NFC) na wewnętrzną reprezentację ramki, optymalną dla zewnętrznych układów dołączonych do wyjścia zdekodowanego zapytania o-Cmd. Przy realizacji dekodera symboli SD jako maszyny stanów, możliwa jest bezstratna konwersja zmierzonych interwałów na symbole protokołu. Natomiast, przy realizacji dekodera symboli SD jako układu kombinacyjnego, konwersja zmierzonych interwałów na symbole protokołu odbywa się w sposób heurystyczny, co upraszcza znacznie implementację dekodera symboli SD. Dzieje się to jednak kosztem rozróżnialności niektórych ramek poleceń, ograniczając obsługiwany zestaw komend - jednak, nie zawsze interpretacja wszystkich komend jest konieczna, gdyż ze względów komercyjnego zastosowania docelowego produktu, niektóre komendy mogą nie być wykorzystywane. Realizacja dekodera ramki FD jako maszyny stanów pozwala na identyfikację ramek poleceń we wczesnym etapie odbioru ramki.

Opcjonalny blok synchronizatora Sync otrzymuje na wejściu asynchroniczne dane i bez modyfikowania samych informacji synchronizuje je do zboczy zegara otrzymywanego na wejściu zegara symboli ramki i-F64a. Zapewnia to kompatybilność z synchroniczną logiką kolejnego układu, dołączoną do wyjść interpretera demodulacji RFID Dl, które są wyjściami synchronizatora Sync.

Zapewnienie dodatkowego wejścia inicjalizacji i-lnta pozwala na ustawienie stanu początkowego w detektorze zdarzeń EvD, dekoderze symboli SD, dekoderze ramki FD oraz synchronizatorze Sync. Inicjalizacja dekodera symboli SD odbywa się w przypadku, gdy został on zaimplementowany w formie maszyny stanów, gdyż w postaci układu kombinacyjnego inicjalizacja nie jest potrzebna. Dodatkowe wejście podtrzymania i-VHa dołączone do wejść podtrzymania obydwu układów opóźniających Del1 i Del2 powoduje, że chwilowe spadki amplitudy sygnału na wejściu antenowym, wywołane modulacją w trakcie komunikacji, lub spadki wywołane skokami napięcia zasilania, nie wpływają na pracę tych układów, które są wrażliwe na zakłócenia napięcia zasilania.

Wynalazek pozwala na efektywną pod względem szybkości i powierzchni układu implementację. Przemysłowe zastosowanie wynalazku znajduje się w przemyśle i rynku produktów wymagających indywidualnych oznakowań elektronicznych.

Claims (14)

1. Interpreter demodulacji RFID (Dl) zawierający dekoder, znamienny tym, że dekoder jest detektorem zdarzeń (EvD) oraz tym, że zawiera układ pomiaru interwałów modulacji (IntM), dyskryminator interwałów modulacji (IntD) i układ dekodujący ramek (FDC), przy czym układ pomiaru interwałów modulacji (IntM) dołączony jest do wejścia zegara podnośnej (i-F16a) interpretera demodulacji RFID (Dl), wyjście układu pomiaru interwałów modulacji (IntM) dołączone jest do dyskryminatora interwałów modulacji (IntD), wyjście dyskryminatora interwałów modulacji (IntD) dołączone jest do detektora zdarzeń (EvD), którego pierwsze wyjście dołączone jest do wyjścia sygnału początku ramki zapytania (o-CS) interpretera demodulacji RFID (Dl), a drugie wyjście dołączone jest do wyjścia zdekodowanego zapytania (o-Cmd) interpretera demodulacji RFID (Dl) poprzez układ dekodujący ramek (FDC), oraz tym, że posiada wejście sygnału zdemodulowanego (i-STR) interpretera demodulacji RFID (Dl) dołączone do układu pomiaru interwałów modulacji (IntM) i do dyskryminatora interwałów modulacji (IntD).

2. Interpreter demodulacji RFID wg zastrz. 1, znamienny tym, że wejście sygnału zdemodulowanego (i-STR) dołączone jest do układu pomiaru interwałów modulacji (IntM) i dyskryminatora interwałów modulacji (IntD) poprzez przynajmniej jeden układ opóźniający (Del1, Del2).

3. Interpreter demodulacji RFID wg zastrz. 1 albo 2, znamienny tym, że zawiera synchronizator (Sync), poprzez który dołączony jest detektor zdarzeń (EvD) do wyjścia sygnału początku ramki zapytania (o-CS) oraz poprzez który dołączony jest układ dekodujący ramek (FDC) do wyjścia zdekodowanego zapytania (o-Cmd), oraz tym, że posiada dołączone do synchronizatora (Sync) wejście zegara symboli ramki (i-F64a) interpretera demodulacji RFID (Dl).

4. Interpreter demodulacji RFID wg zastrz. 1 albo 2 albo 3, znamienny tym, że układ dekodujący ramek (FDC) zawiera dekoder symboli (SD) oraz dekoder ramki (FD), sekwencyjnie połączone od wejścia do wyjścia tego układu (FDC).

5. Interpreter demodulacji RFID wg zastrz. 2 albo 3 albo 4, znamienny tym, że pojedynczy układ opóźniający (Del1) włączony pomiędzy wejściem sygnału zdemodulowanego (i-STR) a układem pomiaru interwałów modulacji (IntM), albo połączenie różnych układów opóźniających, tworzy sekwencyjne połączenie 4 inwerterów.

6. Interpreter demodulacji RFID wg dowolnego z zastrz. od 2 do 5, znamienny tym, że pojedynczy układ opóźniający (Del2) włączony pomiędzy wejściem sygnału zdemodulowanego (i-STR) a dyskryminatorem interwałów modulacji (IntD), albo połączenie różnych układów opóźniających, tworzy sekwencyjne połączenie 5 inwerterów.

7. Interpreter demodulacji RFID wg dowolnego z zastrz. od 2 do 6, znamienny tym, że posiada wejście podtrzymania (i-VHa) dołączone do wejścia podtrzymania przynajmniej jednego układu opóźniającego (Del1, Del2).

8. Interpreter demodulacji RFID wg dowolnego z zastrz. od 1 do 7, znamienny tym, że budowa układu pomiaru interwałów modulacji (IntM) oparta jest na liczniku i rejestrze zatrzaskującym wartość tego licznika, wyzwalanym poprzez wejście sygnału zdemodulowanego.

9. Interpreter demodulacji RFID wg dowolnego z zastrz. od 1 do 8, znamienny tym, że dyskryminator interwałów modulacji (IntD) jest wykonany jako komparator.

10. Interpreter demodulacji RFID wg dowolnego z zastrz. od 4 do 9, znamienny tym, że dekoder symboli (SD) jest wykonany jako maszyna stanów.

11. Interpreter demodulacji RFID wg dowolnego z zastrz. od 4 do 10, znamienny tym, że posiada wejście inicjalizacji (i-lnta) dołączone do wejścia inicjalizacji detektora zdarzeń (EvD), do wejścia inicjalizacji dekodera symboli (SD), do wejścia inicjalizacji dekodera ramki (FD) oraz do wejścia inicjalizacji synchronizatora (Sync).

12. Interpreter demodulacji RFID wg dowolnego z zastrz. od 4 do 9, znamienny tym, że dekoder symboli (SD) jest wykonany jako układ kombinacyjny.

13. Interpreter demodulacji RFID wg dowolnego z zastrz. od 4 do 12, znamienny tym, że dekoder ramki (FD) jest wykonany jako maszyna stanów.

14. Interpreter demodulacji RFID wg dowolnego z zastrz. od 3 do 13, znamienny tym, że synchronizator (Sync) zawiera przynajmniej jeden łańcuch przerzutników taktowanych wspólnym zegarem.