PL443809A1 - Układ do bezzegarowego i bezpośredniego przetwarzania interwału czasu na słowo cyfrowe - Google Patents

Abstract

Układ do bezzegarowego i bezpośredniego przetwarzania interwału czasu na słowo cyfrowe zawiera: moduł sterujący (CM), dwa komparatory (K_R, K_S), dwa źródła prądowe (I_R, I_S), dwie szyny (R, S), dwa kondensatory licznikowe C_n-r, zestaw n-r kondensatorów (C_n-r-1, …, C₀) o binarnym stosunku pojemności, dwa przełączniki licznikowe (S_n-r) oraz n-r przełączników zestawu (S_n-r-1, …, S₀). Moduł sterujący (CM) jest wyposażony w r-bitowy licznik (Ct), którego wyjścia są połączone bezpośrednio z wyjściami r najbardziej znaczących bitów (b_n-1, …, br) n-bitowego wyjściowego słowa cyfrowego (B).

Description

PL 443809 A1 2/24 Uklad do bezzegarowego i bezposredniego przetwarzania interwalu czasu na slowo cyfrowe Przedmiotem wynalazku jest uklad do bezzegarowego bezposredniego przetwarzania znajdujacy zastosowanie w interwalu czasu na slowo cyfrowe, systemach kontrolno-pomiarowych o wymaganej bardzo wysokiej sprawnosci energetycznej, takich jak aparatura biomedyczna oraz urzadzenia mobilne.

Z opisu patentowego US 9612581 B1 znany jest uklad do bezposredniego przetwarzania interwalu czasu na slowo cyfrowe. Uklad ten zawiera zespól n kondensatorów o binarnie skalowanych pojemnosciach, przy czym n jest liczba bitów wyjsciowego slowa cyfrowego. Pojemnosc kazdego kolejnego kondensatora zestawu jest dwukrotnie mniejsza od pojemnosci kondensatora bezposredni go poprzedzajacego. Sumaryczna pojemnosc wykorzystywanych kondensatorów wynosi zatem (2 11 -1 )·Co, przy czym pojemnosc Co, nazywana jednostkowa, jest pojemnoscia kondensatora o najmniejszej pojemnosci w zestawie kondensatorów.

Powierzchnia zajmowana przez zestaw kondensatorów w ukladzie monolitycznym jest natomiast wprost proporcjonalna do sumarycznej pojemnosci kondensatorów tego zestawu. Dolna okladka kazdego kondensatora zestawu kondensatorów jest polaczona z masa ukladu, a górna okladka kazdego kondensatora zestawu kondensatorów jest polaczona ze stykiem ruchomym przelacznika zestawu przypisanego temu kondensatorowi. Pierwszy styk nieruchomy kazdego przelacznika zestawu jest polaczony z szyna referencyjna, drugi styk nieruchomy kazdego przelacznika zestawu jest polaczony z masa ukladu, a trzeci styk nieruchomy kazdego przelacznika zestawu jest polaczony z szyna sygnalowa. Uklad zawiera ponadto modul sterujacy wyposazony w wejscie przetwarzanego interwalu czasu, wyjscie sygnalizujace zakonczenie przetwarzania, wejscie referencyjne polaczone z wyjsciem komparatora referencyjnego i wejscie sygnalowe polaczone z wyjsciem komparatora PL 443809 A1 3/24 sygnalowego. Modul sterujacy jest takze wyposazony w wyjscie referencyjne polaczone z wejsciem sterujacym zródla pradowego referencyjnego i wyjscie sygnalowe polaczone z wejsciem sterujacym zródla pradowego sygnalowego, a takze wyjscia sterujace przelacznikami zestawu oraz wyjscie n-bitowego wyjsciowego slowa cyfrowego. Wejscie nieodwracajace komparatora referencyjnego, monitorujacego napiecie narastajace na kondensatorze ladowanym za pomoca zródla pradowego referencyjnego, jest polaczone z szyna referencyjna oraz wyjsciem zródla pradowego referencyjnego. Wejscie tego zródla pradowego jest polaczone z napieciem zasilania. Wejscie odwracajace komparatora referencyjnego jest polaczone z napieciem progowym. Wejscie nieodwracajace komparatora sygnalowego, monitorujacego napiecie narastajace na kondensatorze ladowanym za pomoca zródla pradowego sygnalowego, jest polaczone z szyna sygnalowa oraz wyjsciem zródla pradowego sygnalowego, Wejscie tego zródla pradowego jest polaczone z napieciem zasilania. Wejscie odwracajace komparatora sygnalowego jest polaczone z napieciem progowym oraz wejsciem odwracajacym komparatora referencyjnego, Celem wynalazku jest opracowanie ukladu do bezzegarowego i bezposredniego przetwarzania interwalu czasu na slowo cyfrowe, przeznaczonego do stosowania w systemach kontrolno-pomiarowych o wysokiej sprawnosci energetycznej.

Uklad do bezzegarowego i bezposredniego przetwarzania interwalu czasu na slowo cyfrowe, wedlug wynalazku, zawiera modul sterujacy wyposazony w wejscie przetwarzanego interwalu czasu, wyjscie zakonczenia przetwarzania, wejscie referencyjne polaczone z wyjsciem komparatora referencyjnego i wejscie sygnalowe polaczone z wyjsciem komparatora sygnalowego. Modul sterujacy jest ponadto wyposazony w wyjscie referencyjne polaczone z wejsciem sterujacym zródla pradowego referencyjnego i wyjscie sygnalowe polaczone z wejsciem sterujacym zródla pradowego sygnalowego, a takze wyjscia sterujace polaczone z PL 443809 A1 4/24 wejsciami sterujacymi przelaczników zestawu oraz wyJsc1e n-bitowego wyjsciowego slowa cyfrowego. Wyjsciowe slowo cyfrowe zawiera natomiast r najbardziej znaczacych bitów oraz n-r najmniej znaczacych bitów, gdzie r jest stopniem linearyzacji.

Wejscie nieodwracajace komparatora referencyjnego jest polaczone z szyna referencyjna oraz wyjsciem zródla pradowego referencyjnego.

Wejscie zródla pradowego referencyjnego jest polaczone z napieciem zasilania. Wejscie odwracajace komparatora referencyjnego jest polaczone z napieciem progowym. Wejscie nieodwracajace komparatora sygnalowego jest polaczone z szyna sygnalowa oraz wyjsciem zródla pradowego sygnalowego, Wejscie zródla pradowego sygnalowego jest polaczone z napieciem zasilania. Wejscie odwracajace komparatora sygnalowego jest polaczone z napieciem progowym oraz wejsciem odwracajacym komparatora referencyjnego.

Zestaw kondensatorów zawiera n-r kondensatorów, a pojemnosc kazdego kolejnego kondensatora zestawu kondensatorów jest dwukrotnie mniejsza od pojemnosci kondensatora bezposrednio go poprzedzajacego.

Dolna okladka kazdego kondensatora zestawu kondensatorów jest polaczona z masa ukladu. Górna okladka kazdego kondensatora zestawu kondensatorów jest polaczona ze stykiem ruchomym przelacznika zestawu przypisanego temu kondensatorowi. Pierwszy styk nieruchomy kazdego przelacznika zestawu jest polaczony z szyna referencyjna. Drugi styk nieruchomy kazdego przelacznika zestawu jest polaczony z masa ukladu.

Trzeci styk nieruchomy kazdego przelacznika zestawu jest natomiast polaczony z szyna sygnalowa.

Istota rozwiazania jest to, ze modul sterujacy zawiera r-bitowy licznik, którego wyjscia sa polaczone z wyjsciami r najbardziej znaczacych bitów wyjsciowego slowa cyfrowego. Modul sterujacy jest ponadto wyposazony w wyjscia licznikowe, z których kazde jest polaczone z wejsciem sterujacym innego przelacznika licznikowego. Ze stykiem ruchomym kazdego przelacznika licznikowego jest natomiast polaczona górna okladka innego PL 443809 A1 /24 kondensatora licznikowego. Pierwszy styk nieruchomy kazdego przelacznika licznikowego jest polaczony z szyna referencyjna, a drugi styk nieruchomy kazdego przelacznika licznikowego jest polaczony z masa ukladu. Z masa ukladu jest takze polaczona dolna okladka kazdego kondensatora licznikowego. Pojemnosc kazdego kondensatora licznikowego jest taka sama.

Korzystne jest, gdy stopien linearyzacji r jest liczba naturalna, wieksza od jeden i mniejsza od liczby n bitów wyjsciowego slowa cyfrowego.

Korzystne jest takze, gdy uklad zawiera dwa kondensatory licznikowe.

Korzystne jest, gdy wydajnosc zródla pradowego referencyjnego jest taka sama jak wydajnosc zródla pradowego sygnalowego. Jednoczesnie pojemnosc kazdego kondensatora licznikowego jest dwukrotnie wieksza od pojemnosci kondensatora o najwiekszej pojemnosci w zestawie kondensatorów.

Korzystne jest takze, gdy wydajnosc zródla pradowego referencyjnego jest regulowana. Wydajnosc zródla pradowego referencyjnego jest utrzymywana za pomoca modulu sterujacego na wartosci k-krotnie mniejszej od wydajnosci zródla pradowego sygnalowego lub równej wydajnosci zródla pradowego sygnalowego. Jednoczesnie pojemnosc kazdego kondensatora licznikowego jest k-krotnie mniejsza od podwojonej pojemnosci kondensatora o najwiekszej pojemnosci w zestawie kondensatorów.

Zaleta rozwiazania jest utrzymanie zdolnosci samotaktowania calego procesu przetwarzania, który nie wymaga stosowania energochlonnego zródla sygnalu zegarowego. W rozwiazaniu zapewniono takze trwale polaczenie dolnych okladek wszystkich kondensatorów z masa ukladu.

Dzieki powyzszemu eliminuje sie lub znaczaco ogranicza wplyw wiekszosci pojemnosci pasozytniczych na dokladnosc otrzymywanych wyników procesu przetwarzania.

Dzieki wielokrotnemu uzywaniu tych samych dwóch kondensatorów licznikowych w ukladzie zmniejszono liczbe niezbednych kondensatorów PL 443809 A1 6/24 oraz towarzyszacych im przelaczników. Sposród kondensatorów wykorzystywanych w znanym rozwiazaniu zbedne staly sie te o najwiekszych pojemnosciach, zajmujace najwieksza ilosc powierzchni w strukturze monolitycznej. Dla wspólczynnika linearyzacji r = 2, 3, 4 sumaryczna pojemnosc niezbednych kondensatorów jest redukowana o, odpowiednio: 25 %, 62,5 %, 81,25 %. W takim samym stopniu jest zmniejszana powierzchnia zajmowana przez te elementy w ukladzie monolitycznym. Redukowana jest takze ilosc energii czerpanej ze zródla zasilania i zwiazanej z napelnianiem kondensatorów. Dla wspólczynnika linearyzacji r = 2, 3, 4 jej usredniona wartosc maleje o, odpowiednio: 28,75 %, 32,81 %, 41,02 %. Dalsze zwiekszanie wartosci wspólczynnika linearyzacji r poprawia wymienione parametry, ale równoczesnie prowadzi do zwiekszenia wielokrotnosci wykorzystywania kondensatorów licznikowych i zwiazanego z tym podniesienia poboru energii dynamicznej.

Srednia liczba przelaczen stanu ukladu, która w znanym rozwiazaniu wynosi zawsze n+ 1, dla wspólczynnika linearyzacji r = 2, 3, 4 rosnie o, odpowiednio: 0,25, 1,375, 4,438.

Zastosowanie zródla pradowego referencyjnego o zmnieJszaneJ wydajnosci pozwala wielokrotnie zredukowac pojemnosc obu kondensatorów licznikowych, która w przeciwnym przypadku stanowi ponad dwie trzecie sumarycznej pojemnosci wszystkich niezbednych kondensatorów. Proporcjonalnie do tymczasowej redukcji wydajnosci zródla pradowego referencyjnego maleje ilosc powierzchni i energii wymaganej przez kondensatory licznikowe.

Przedmiot wynalazku jest objasniony w przykladach wykonania na rysunku, gdzie przedstawiono: Fig. 1 - uklad w stanie oczekiwania na pojawienie sie poczatku przetwarzanego interwalu czasu, Fig. 2 - wzajemne relacje odcinka czasu referencyjnego RT i odcinka czasu sygnalowego ST dla przetwarzanego interwalu czasu o dlugosci nie wykorzystujacej pelnej pojemnosci licznika Ct. PL 443809 A1 7/24 Fig. 3 - wzajemne relacje odcinka czasu referencyjnego RT i odcinka czasu sygnalowego ST dla przetwarzanego interwalu czasu o dlugosci wykorzystujacej pelna pojemnosc 3-bitowego licznika Ct.

Zgodnie z wynalazkiem uklad do bezzegarowego i bezposredniego przetwarzania interwalu czasu na slowo cyfrowe, w pierwszym przykladowym rozwiazaniu (Fig. 1 ), zawiera modul sterujacy CM wyposazony w wejscie przetwarzanego interwalu czasu In, wyjscie zakonczenia przetwarzania ROY, wejscie referencyjne lnR oraz wejscie sygnalowe lns. Modul sterujacy CM jest ponadto wyposazony w wyjscie referencyjne PR, wyjscie sygnalowe Ps, wyjscia sterujace Pn-r-1, ... , Po, dwa wyjscia licznikowe Pn-r oraz wyjscie n-bitowego wyjsciowego slowa cyfrowego B. Wyjsciowe slowo cyfrowe B zawiera r najbardziej znaczacych bitów bn-1, ... , br oraz n-r najmniej znaczacych bitów bn-r-1, ... , bo. Parametr r jest przy tym stopniem linearyzacji, a jego najkorzystniejsze wartosci wynosza: 2, 3 lub 4. Modul sterujacy CM zawiera takze r-bitowy licznik Ct, którego wyjscia sa polaczone z wyjsciami r najbardziej znaczacych bitów bn-1, ... , bn-r wyjsciowego slowa cyfrowego B.

Wejscie referencyjne lnR modulu sterujacego CM jest polaczone z wyjsciem komparatora referencyjnego KR, a wejscie sygnalowe lns modulu sterujacego CM jest polaczone z wyjsciem komparatora sygnalowego Ks.

Wyjscie referencyjne PR modulu sterujacego CM jest polaczone z wejsciem sterujacym zródla pradowego referencyjnego IR, a wyjscie sygnalowe Ps modulu sterujacego CM jest polaczone z wejsciem sterujacym zródla pradowego sygnalowego Is. W tym przykladowym ukladzie wydajnosc zródla pradowego referencyjnego IR jest taka sama jak wydajnosc zródla pradowego sygnalowego Is. Wyjscia sterujace Pn-r-1, ... , Po modulu sterujacego CM sa polaczone, odpowiednio, z wejsciami sterujacymi przelaczników zestawu Sn-r-1, ... , So. Kazde wyjscie licznikowe Pn-r modulu sterujacego CM jest polaczone z wejsciem sterujacym innego z dwóch przelaczników licznikowych Sn-r. PL 443809 A1 8/24 Wejscie nieodwracajace komparatora referencyjnego KR jest polaczone z szyna referencyjna R oraz wyjsciem zródla pradowego referencyjnego IR, którego wejscie jest polaczone z napieciem zasilania Uoo. Wejscie odwracajace komparatora referencyjnego KR jest polaczone z napieciem progowym UrH. Wejscie nieodwracajace komparatora sygnalowego Ks jest polaczone z szyna sygnalowa S oraz wyjsciem zródla pradowego sygnalowego Is, którego wejscie jest polaczone z napieciem zasilania Uoo. Wejscie odwracajace komparatora sygnalowego Ks jest polaczone z napieciem progowym Urn oraz wejsciem odwracajacym komparatora referencyjnego KR.

Zestaw kondensatorów CS zawiera n-r kondensatorów Cn-r-1, ... , Co, a pojemnosc kazdego kolejnego kondensatora Cn-r-1, ... , Co zestawu kondensatorów CS jest dwukrotnie mniejsza od pojemnosci kondensatora bezposrednio go poprzedzajacego. Dolna okladka kazdego kondensatora Cn-r-1, ... , Co zestawu kondensatorów CS jest polaczona z masa ukladu. W tym przykladowym ukladzie pojemnosc kazdego z dwóch kondensatorów licznikowych Cn-r jest taka sama i jednoczesnie dwukrotnie wieksza od pojemnosci kondensatora Cn-r-1 o najwiekszej pojemnosci w zestawie kondensatorów CS. Dolna okladka kazdego z dwóch kondensatorów licznikowych Cn-r jest polaczona z masa ukladu.

Górna okladka kazdego kondensatora Cn-r-1, ... , Co zestawu kondensatorów CS jest polaczona, odpowiednio, ze stykiem ruchomym przelacznika zestawu Sn-r-1, ... , So. Pierwszy styk nieruchomy kazdego przelacznika zestawu Sn-r-1, ... , So jest polaczony z szyna referencyjna R.

Drugi styk nieruchomy kazdego przelacznika zestawu Sn-r-1, ... , So jest polaczony z masa ukladu. Trzeci styk nieruchomy kazdego przelacznika zestawu Sn-r-1, ... , So jest natomiast polaczony z szyna sygnalowa S.

Górna okladka kazdego z dwóch kondensatorów licznikowych Cn-r jest polaczona ze stykiem ruchomym innego z dwóch przelaczników licznikowych Sn-r. Pierwszy styk nieruchomy kazdego przelacznika licznikowego Sn-r jest polaczony z szyna referencyjna R. Drugi styk PL 443809 A1 9/24 nieruchomy kazdego przelacznika licznikowego Sn-r jest natomiast polaczony z masa ukladu.

Zgodnie z wynalazkiem uklad do bezzegarowego i bezposredniego przetwarzania interwalu czasu na slowo cyfrowe, w drugim przykladowym rozwiazaniu, rózni sie tym od pierwszego, ze wydajnosc zródla pradowego referencyjnego IR jest regulowana. Wydajnosc zródla pradowego referencyjnego IR jest utrzymywana za pomoca modulu sterujacego CM na wartosci pieciokrotnie mniejszej od wydajnosci zródla pradowego sygnalowego Is lub równej wydajnosci zródla pradowego sygnalowego Is.

Ponadto pojemnosc kazdego kondensatora licznikowego Cn-r jest taka sama i jednoczesnie pieciokrotnie mniejsza od podwojonej pojemnosci kondensatora Cn-r-1 o najwiekszej pojemnosci w zestawie kondensatorów CS.

W ponizszym opisie przebiegu przetwarzania przyjeto nastepujace oznaczenia: x jest indeksem kondensatora Cx z zestawu kondensatorów CS, ladowanego aktualnie za pomoca zródla pradowego referencyjnego IR, y jest indeksem kondensatora Cy z zestawu kondensatorów CS, ladowanego aktualnie za pomoca zródla pradowego sygnalowego Is, z jest indeksem kondensatora Cz, którego pojemnosc jest aktualnie najwieksza wsród nieladowanych jeszcze kondensatorów zestawu kondensatorów CS.

Bezzegarowe i bezposrednie przetwarzanie interwalu czasu na slowo cyfrowe, realizowane wedlug wynalazku w pierwszym przykladowym ukladzie (Fig. 1 ), przebiega nastepujaco. Przed rozpoczeciem procesu przetwarzania modul sterujacy CM przy pomocy sygnalu z wyjscia referencyjnego PR powoduje wylaczenie zródla pradowego referencyjnego IR, zas przy pomocy sygnalu z wyjscia sygnalowego Ps modul sterujacy CM powoduje wylaczenie zródla pradowego sygnalowego Is. Przy pomocy sygnalów z wyjsc sterujacych Pn-r-1, ... , Po modul sterujacy CM powoduje przelaczenie przelaczników zestawu Sn-r-1, ... , So w drugie polozenie i tym PL 443809 A1 /24 samym polaczenie górnych okladek wszystkich kondensatorów C11-r-1, ... , Co zestawu kondensatorów CS z masa ukladu, wymuszajac calkowite rozladowanie wszystkich kondensatorów C11-r-1, ... , Co zestawu kondensatorów CS. Przy pomocy sygnalów z obu wyjsc licznikowych P11-r modul sterujacy CM powoduje przelaczenie obu przelaczników licznikowych S11-r w drugie polozenie i tym samym polaczenie górnych okladek obu kondensatorów licznikowych C11-r z masa ukladu, wymuszajac calkowite rozladowanie obu kondensatorów licznikowych C11-r. Nastepnie modul sterujacy CM rozpoczyna kontrolowanie stanu wejscia przetwarzanego interwalu czasu In w celu wykrycia poczatku przetwarzanego interwalu czasu T.

W chwili t1 wykrycia przez modulu sterujacego CM poczatku przetwarzanego interwalu czasu T, sygnalizowanego na wejsciu przetwarzanego interwalu czasu In, modul sterujacy CM rozpoczyna kontrolowanie stanu wejscia przetwarzanego interwalu czasu In w celu wykrycia konca przetwarzanego interwalu czasu T. Równoczesnie modul sterujacy CM wprowadza wyjscie zakonczenia przetwarzania ROY w stan nieaktywny oraz zeruje stan licznika Ct. Nastepnie modul sterujacy CM rozpoczyna odmierzanie zgrubne poczatkowego fragmentu SRT odcinka czasu referencyjnego RT metoda liniowa (Fig. 2). Modul sterujacy CM wybiera wpierw dowolny z dwóch kondensatorów licznikowych Cn-r oraz przelacznik licznikowy S11-r i wyjscie licznikowe P11-r przypisane wybranemu kondensatorowi licznikowemu C11-r. Nastepnie modul sterujacy CM powoduje przy pomocy sygnalu z wybranego wyjscia licznikowego P11-r przelaczenie wybranego przelacznika licznikowego Sn-r w pierwsze polozenie i tym samym polaczenie górnej okladki wybranego kondensatora licznikowego Cn-r z wyjsciem zródla pradowego referencyjnego IR.

Jednoczesnie, przy pomocy sygnalu z wyjscia referencyjnego PR, modul sterujacy CM powoduje wlaczenie zródla pradowego referencyjnego IR.

Modul sterujacy CM rozpoczyna odmierzanie interwalu licznikowego Cl (Fig. 2). Napiecie referencyjne UR narastajace na wybranym kondensatorze PL 443809 A1 11/24 licznikowym Cn-r, ladowanym za pomoca zródla pradowego referencyjnego IR, porównuje sie za pomoca komparatora referencyjnego KR z napieciem progowym UTH. Gdy napiecie referencyjne UR osiagnie wielkosc napiecia progowego UTH, wówczas, na podstawie sygnalu wyjsciowego komparatora referencyjnego KR, modul sterujacy CM konczy odmierzanie interwalu licznikowego Cl. W tym celu modul sterujacy CM powoduje przy pomocy sygnalu z wybranego wyjscia licznikowego Pn-r przelaczenie wybranego przelacznika licznikowego Sn-r w drugie polozenie i tym samym odlaczenie górnej okladki wybranego kondensatora licznikowego Cn-r od wyjscia zródla pradowego referencyjnego IR oraz jednoczesne polaczenie górnej okladki wybranego kondensatora licznikowego Cn-r z masa ukladu, wymuszaJac calkowite rozladowanie tego kondensatora.

Jezeli podczas odmierzania interwalu licznikowego Cl modul sterujacy nie wykryje konca przetwarzanego interwalu czasu T, wówczas modul sterujacy CM inkrementuje zawartosc licznika Ct (Fig. 2 i Fig. 3). Nastepnie modul sterujacy CM sprawdza nowa zawartosc licznika Ct. Jezeli którykolwiek z bitów tego licznika ma wartosc zero, co oznacza, iz stan licznika nie osiagnal swej maksymalnej wartosci, wówczas modul sterujacy CM rozpoczyna odmierzanie kolejnego interwalu licznikowego Cl (Fig. 2).

W tym celu modul sterujacy CM wybiera inny kondensatorów licznikowych Cn-r niz ladowany bezposrednio wczesniej oraz przelacznik licznikowy Sn-r i wyjscie licznikowe Pn-r przypisane temu kondensatorowi licznikowemu Cn-r.

Przy pomocy sygnalu z wybranego wyjscia licznikowego Pn-r modul sterujacy CM powoduje przelaczenie wybranego przelacznika licznikowego Sn-r w pierwsze polozenie, a zatem polaczenie górnej okladki wybranego kondensatora licznikowego Cn-r z wyjsciem zródla pradowego referencyjnego IR i tym samym rozpoczecie ladowania wybranego kondensatora licznikowego Cn-r. Modul sterujacy CM powtarza czynnosci zwiazane z odmierzaniem interwalów licznikowych Cl az do zakonczenia odmierzania interwalu licznikowego Cl, podczas którego modul sterujacy CM wykryje koniec przetwarzanego interwalu czasu T (Fig. 2) lub gdy po PL 443809 A1 12/24 inkrementacji zawartosci licznika Ct modul sterujacy CM sprawdzi, iz nowa zawartosc licznika Ct sklada sie wylacznie z bitów o wartosci jeden (Fig. 3).

W obu wymienionych przypadkach najbardziej znaczacym r bitom bn-1, ... , bn-r wyjsciowego slowa cyfrowego B modul sterujacy CM przypisuje ostateczna wartosc za pomoca wyjsc r-bitowego licznika Ct. Jednoczesnie modul sterujacy rozpoczyna precyzyjne odmierzanie koncowego fragmentu ERT odcinka czasu referencyjnego RT metoda kompensacji wagowej (Fig. 2 i Fig. 3). Modul sterujacy CM wybiera wpierw z zestawu kondensatorów CS kondensator Cz, którego pojemnosc jest aktualnie najwieksza wsród nieladowanych jeszcze kondensatorów Cn-r-1, ... , Co zestawu kondensatorów CS. Nastepnie modul sterujacy CM powoduje przy pomocy sygnalu z wyjscia sterujacego Pz przelaczenie przelacznika zestawu Sz w pierwsze polozenie i tym samym polaczenie górnej okladki kondensatora Cz z wyjsciem zródla pradowego referencyjnego IR. Modul sterujacy CM rozpoczyna odmierzanie interwalu referencyjnego. Napiecie referencyjne UR narastajace na kondensatorze Cx, ladowanym za pomoca zródla pradowego referencyjnego IR, porównuje sie za pomoca komparatora referencyjnego KR z napieciem progowym Urn. Gdy napiecie referencyjne UR osiagnie wielkosc napiecia progowego Urn, wówczas, na podstawie sygnalu wyjsciowego komparatora referencyjnego KR, modul sterujacy CM konczy odmierzanie interwalu referencyjnego. W tym celu modul sterujacy CM powoduje przy pomocy sygnalu z wyjscia sterujacego Px przelaczenie przelacznika zestawu Sx w drugie polozenie i tym samym odlaczenie górnej okladki kondensatora Cx od wyjscia zródla pradowego referencyjnego IR oraz jednoczesne polaczenie górnej okladki kondensatora Cx z masa ukladu, wymuszajac calkowite rozladowanie tego kondensatora. Równoczesnie modul sterujacy CM przypisuje bitowi bx wartosc jeden, jezeli podczas ladowania za pomoca zródla pradowego referencyjnego IR kondensatora Cx nie rozpoczeto ladowania kolejnego kondensatora za pomoca zródla pradowego sygnalowego Is. W przeciwnym przypadku modul sterujacy CM przypisuje bitowi bx wartosc PL 443809 A1 13/24 zero. Jednoczesnie modul sterujacy CM rozpoczyna odmierzanie kolejnego interwalu referencyjnego. W tym celu modul sterujacy CM wybiera z zestawu kondensatorów CS kondensator Cz, którego pojemnosc jest aktualnie najwieksza wsród nieladowanych Jeszcze kondensatorów Cn-r-1, ... , Co zestawu kondensatorów CS. Nastepnie modul sterujacy CM powoduje przy pomocy sygnalu z wyjscia sterujacego Pz przelaczenie przelacznika zestawu Sz w pierwsze polozenie, a zatem polaczenie górnej okladki kondensatora Cz z wyjsciem zródla pradowego referencyjnego IR i tym samym rozpoczecie ladowania tego kondensatora. Czynnosci te powtarza sie az do momentu 13 zakonczenia odmierzania odcinka czasu referencyjnego RT.

W chwili 12 wykrycia konca przetwarzanego interwalu czasu T przez modul sterujacy CM, sygnalizowanego na wejsciu przetwarzanego interwalu czasu In, modul sterujacy CM rozpoczyna precyzyjne odmierzanie odcinka czasu sygnalowego ST metoda kompensacji wagowej (Fig. 2 i Fig. 3). Modul sterujacy CM wybiera wpierw z zestawu kondensatorów CS kondensator Cz, którego pojemnosc jest aktualnie najwieksza wsród nieladowanych Jeszcze kondensatorów Cn-r-1, ... , Co zestawu kondensatorów CS. Nastepnie modul sterujacy CM powoduje przy pomocy sygnalu z wyjscia sterujacego Pz przelaczenie przelacznika zestawu Sz w trzecie polozenie i tym samym polaczenie górnej okladki kondensatora Cz z wyjsciem zródla pradowego sygnalowego Is. Jednoczesnie, przy pomocy sygnalu z wyjscia sygnalowego Ps, modul sterujacy CM powoduje wlaczenie zródla pradowego sygnalowego Is. Modul sterujacy CM rozpoczyna odmierzanie interwalu referencyjnego. Napiecie sygnalowe Us narastajace na kondensatorze Cy, ladowanym za pomoca zródla pradowego sygnalowego Is, porównuje sie za pomoca komparatora sygnalowego Ks z napieciem progowym Urn. Gdy napiecie sygnalowe Us osiagnie wielkosc napiecia progowego UrH, wówczas, na podstawie sygnalu wyjsciowego komparatora sygnalowego Ks, modul sterujacy CM konczy odmierzanie interwalu referencyjnego. W tym celu modul sterujacy PL 443809 A1 14/24 CM powoduje przy pomocy sygnalu z wyjscia sterujacego Py przelaczenie przelacznika zestawu Sy w drugie polozenie i tym samym odlaczenie górnej okladki kondensatora Cy od wyjscia zródla pradowego sygnalowego Is oraz jednoczesne polaczenie górnej okladki kondensatora Cy z masa ukladu, wymuszajac calkowite rozladowanie tego kondensatora. Równoczesnie modul sterujacy CM przypisuje bitowi by wartosc jeden, jezeli podczas ladowania za pomoca zródla pradowego sygnalowego Is kondensatora Cy rozpoczeto ladowania kolejnego kondensatora za pomoca zródla pradowego referencyjnego IR. W przeciwnym przypadku modul sterujacy CM przypisuje bitowi by wartosc zero. Jednoczesnie modul sterujacy CM rozpoczyna odmierzanie kolejnego interwalu referencyjnego. W tym celu modul sterujacy CM wybiera z zestawu kondensatorów CS kondensator Cz, którego pojemnosc jest aktualnie najwieksza wsród nieladowanych jeszcze kondensatorów Cn-r-1, ... , Co zestawu kondensatorów CS. Nastepnie modul sterujacy CM powoduje przy pomocy sygnalu z wyjscia sterujacego Pz przelaczenie przelacznika zestawu Sz w trzecie polozenie, a zatem polaczenie górnej okladki kondensatora Cz z wyjsciem zródla pradowego sygnalowego Is i tym samym rozpoczecie ladowania tego kondensatora.

Czynnosci te powtarza sie az do momentu b zakonczenia odmierzania odcinka czasu sygnalowego ST.

Odmierzanie odcinka czasu referencyjnego RT i odcinka czasu sygnalowego ST modul sterujacy CM konczy w chwili b (Fig. 2 i Fig. 3), gdy podczas ladowania kondensatora Co o najmniejszej pojemnosci w zestawie kondensatorów CS modul sterujacy CM wykryje, albo na podstawie sygnalu wyjsciowego komparatora referencyjnego KR, ze napiecie referencyjne UR narastajace na kondensatorze Cx ladowanym za pomoca zródla pradowego referencyjnego IR jest równe napieciu progowemu UrH, albo na podstawie sygnalu wyjsciowego komparatora sygnalowego Ks, ze napiecie sygnalowe Us narastajace na kondensatorze Cy ladowanym za pomoca zródla pradowego sygnalowego Is jest równe napieciu progowemu UrH. Modul sterujacy CM przy pomocy sygnalu z wyjscia referencyjnego PR powoduje PL 443809 A1 /24 wówczas wylaczenie zródla pradowego referencyjnego IR i jednoczesnie przy pomocy sygnalu z wyjscia sygnalowego Ps modul sterujacy CM powoduje wylaczenie zródla pradowego sygnalowego Is. Przy pomocy sygnalów z wyjsc sterujacych Pn-r-1, ... , Po modul sterujacy CM powoduje przelaczenie przelaczników zestawu Sn-r-1, ... , So w drugie polozenie i tym samym polaczenie górnych okladek wszystkich kondensatorów Cn-r-1, ... , Co zestawu kondensatorów CS z masa ukladu, wymuszajac calkowite rozladowanie wszystkich kondensatorów Cn-r-1, ... , Co zestawu kondensatorów CS. Równoczesnie modul sterujacy CM powoduje przelaczenie obu przelaczników licznikowych Sn-r w drugie polozenie i tym samym polaczenie górnych okladek obu kondensatorów licznikowych Cn-r z masa ukladu, wymuszajac calkowite rozladowanie obu kondensatorów licznikowych Cn-r. Nastepnie modul sterujacy CM wprowadza wyjscie zakonczenia przetwarzania ROY w stan aktywny. Jednoczesnie modul sterujacy CM rozpoczyna kontrolowanie stanu wejscia przetwarzanego interwalu czasu In w celu wykrycia poczatku kolejnego przetwarzanego interwalu czasu T.

Bezzegarowe i bezposrednie przetwarzanie interwalu czasu na slowo cyfrowe, realizowane wedlug wynalazku w drugim przykladowym ukladzie, rózni sie od realizowanego w pierwszym przykladowym ukladzie tym, ze w czasie odmierzania poczatkowego fragmentu SRT odcinka czasu referencyjnego RT modulu sterujacego CM przy pomocy sygnalu z wyjsc referencyjnego PR utrzymuje wydajnosc zródla pradowego referencyjnego IR na wartosci pieciokrotnie mniejszej od wydajnosci zródla pradowego sygnalowego Is. Natomiast w czasie odmierzania koncowego fragmentu ERT odcinka czasu referencyjnego RT modulu sterujacego CM przy pomocy sygnalu z wyjsc referencyjnego PR utrzymuje wydajnosc zródla PL 443809 A1 16/24 pradowego referencyjnego IR na wartosci równej wydajnosci zródla pradowego sygnalowego Is. PL 443809 A1 17/24 „Uklad ro bezzegarowego i bezposredniego przetwarzania interwalu czasu na slowo cyfrowe" Wykaz oznaczen na rysunku In wejscie przetwarzanego interwalu czasu lns wejscie sygnalowe lnR wejscie referencyjne Ps wyjscie sygnalowe PR wyjscie referencyjne B wyjscie slowa cyfrowego bn-1, ... , br najbardziej znaczace bity wyjsciowego slowa cyfrowego bn-r-1, ... , bo najmniej znaczace bity wyjsciowego slowa cyfrowego ROY wyjscie zakonczenia przetwarzania Is zródlo pradowe sygnalowe IR zródlo pradowe referencyjne S szyna sygnalowa R szyna referencyjna Ks komparator sygnalowy KR komparator referencyjny CS zestaw kondensatorów Cn-r-1, ... , Co kondensatory zestawu kondensatorów Cn-r-1 kondensator o najwiekszej pojemnosci w zestawie kondensatorów Co kondensator o najmniejszej pojemnosci w zestawie kondensatorów Cn-r kondensator licznikowy Sn-r-1, ... , So przelaczniki zestawu Sn-r przelacznik licznikowy Pn-r-1, ... , Po wyjscia sterujace Pn-r wyjscie licznikowe CM modul sterujacy Ct licznik Us napiecie sygnalowe UR napiecie referencyjne UrH napiecie progowe Uoo napiecie zasilania T przetwarzany interwal czasu t1 chwila wykrycia poczatku przetwarzanego interwalu czasu T t2 chwila wykrycia konca przetwarzanego interwalu czasu T b chwila zakonczenia odmierzania odcinka czasu referencyjnego PL 443809 A1 18/24 Cl interwal licznikowy ST odcinek czasu sygnalowego RT odcinek czasu referencyjnego SRT poczatkowy fragmenty odcinka czasu referencyjnego ERT koncowy fragmenty odcinka czasu referencyjnego PL 443809 A1 19/24 Zastrzezenia patentowe 1. Uklad do bezzegarowego i bezposredniego przetwarzania interwalu czasu na slowo cyfrowe, zawierajacy modul sterujacy wyposazony w wejscie przetwarzanego interwalu czasu, wyjscie zakonczenia przetwarzania, wejscie referencyjne polaczone z wyjsciem komparatora referencyjnego i wejscie sygnalowe polaczone z wyjsciem komparatora sygnalowego oraz wyjscie referencyjne polaczone z wejsciem sterujacym zródla pradowego referencyjnego i wyjscie sygnalowe polaczone z wejsciem sterujacym zródla pradowego sygnalowego, a takze wyjscia sterujace polaczone z wejsciami sterujacymi przelaczników zestawu oraz wyjscie n-bitowego wyjsciowego slowa cyfrowego, zawierajacego r najbardziej znaczacych bitów oraz n-r najmniej znaczacych bitów, gdzie r jest stopniem linearyzacji, a ponadto wejscie nieodwracajace komparatora referencyjnego jest polaczone z szyna referencyjna oraz wyjsciem zródla pradowego referencyjnego, którego wejscie jest polaczone z napieciem zasilania, a wejscie odwracajace komparatora referencyjnego jest polaczone z napieciem progowym, zas wejscie nieodwracajace komparatora sygnalowego jest polaczone z szyna sygnalowa oraz wyjsciem zródla pradowego sygnalowego, którego wejscie jest polaczone z napieciem zasilania, a wejscie odwracajace komparatora sygnalowego jest polaczone z napieciem progowym oraz wejsciem odwracajacym komparatora referencyjnego, natomiast zestaw kondensatorów zawiera n-r kondensatorów, przy czym pojemnosc kazdego kolejnego kondensatora zestawu kondensatorów jest dwukrotnie mniejsza od pojemnosci kondensatora bezposrednio go poprzedzajacego, zas dolna okladka kazdego kondensatora zestawu kondensatorów jest polaczona z masa ukladu, a górna okladka kazdego kondensatora zestawu kondensatorów jest polaczona ze stykiem ruchomym przelacznika zestawu przypisanego temu kondensatorowi, przy czym pierwszy styk nieruchomy kazdego przelacznika zestawu jest polaczony z szyna referencyjna, drugi styk PL 443809 A1 /24 nieruchomy kazdego przelacznika zestawu jest polaczony z masa ukladu, zas trzeci styk nieruchomy kazdego przelacznika zestawu jest polaczony z szyna sygnalowa, znamienny tym, ze modul sterujacy (CM) zawiera r-bitowy licznik (Ct), którego wyjscia sa polaczone z wyjsciami r najbardziej znaczacych bitów (bn-1, ... , bn-r) wyjsciowego slowa cyfrowego (B), a ponadto modul sterujacy (CM) jest wyposazony w wyjscia licznikowe (Pn-r), z których kazde jest polaczone z wejsciem sterujacym innego przelacznika licznikowego (Sn-r), natomiast ze stykiem ruchomym kazdego przelacznika licznikowego (Sn-r) jest polaczona górna okladka innego kondensatora licznikowego (Cn-r), zas pierwszy styk nieruchomy kazdego przelacznika licznikowego (Sn-r) jest polaczony z szyna referencyjna R, a drugi styk nieruchomy kazdego przelacznika licznikowego (Sn-r) jest polaczony z masa ukladu, z która polaczona jest takze dolna okladka kazdego kondensatora licznikowego (Cn-r), przy czym pojemnosc kazdego kondensatora licznikowego (Cn-r) jest taka sama. 2. Uklad wedlug zastrz. 1, znamienny tym, ze stopien linearyzacji r jest liczba naturalna, wieksza od jeden i mniejsza od liczby n bitów (bn-1, ... , bn-r, bn-r-1, ... , bo) wyjsciowego slowa cyfrowego (B). 3. Uklad wedlug zastrz. 2, znamienny tym, ze zawiera dwa kondensatory licznikowe (Cn-r). 4. Uklad wedlug zastrz. 3, znamienny tym, ze wydajnosc zródla pradowego referencyjnego (IR) jest taka sama jak wydajnosc zródla pradowego sygnalowego (Is) i jednoczesnie pojemnosc kazdego kondensatora licznikowego (Cn-r) jest dwukrotnie wieksza od pojemnosci kondensatora (Cn-r-1) o najwiekszej pojemnosci w zestawie kondensatorów (CS).

. Uklad wedlug zastrz. 3, znamienny tym, ze wydajnosc zródla pradowego referencyjnego (IR) jest regulowana i utrzymywana za pomoca modulu sterujacego (CM) na wartosci k-krotnie mniejszej od wydajnosci zródla pradowego sygnalowego (Is) lub równej wydajnosci zródla pradowego sygnalowego (Is) i jednoczesnie pojemnosc kazdego kondensatora licznikowego (Cn-r) jest k-krotnie mniejsza od podwojonej pojemnosci PL 443809 A1 21/24 kondensatora (Cn-r-1) o najwiekszej pojemnosci w zestawie kondensatorów (CS). PL 443809 A1 22/24 .,, co· ....I. lnR In UR ..L PR UoD 1 2 112 -ll> ' --? .

Sn-r : Sn-r I Tc'n-r : T<::n-r Pn-r i Pn-r Ct bn-1 · · · · I bn-r ~b l ..

N aJ arca1 eJ znaczace bity lhH UDD R s :-_0~~; ~ ~ --0~~; _L~.' ~;: I : Sn-r-1 s· : S l : So I I I ,. I I I I · · · · · · · · I I Us 1 1 Trc 1 -r;. 1 -r;, 1 I : 1 '- n-r- t : 1 C 1 : 1 Co I ..L --l- - - - - -1- - -1- - - I I I I . I I . 1 Pn-r-l I P1 1 Po Ps lns CI\11 bn-r-1 ........ I b1 RDY N aj1nniej znaczace bity B PL 443809 A1 23/24 CI Ct='-'0 I~ t1 ""( RT ""( SRT ""( CI I Ct=4 -ni -r RT SRT CI Ct"l Fig. 2 CI Ct=5 CI Ct=2 L CI Ct=6 ERT: I I I 1 Ct=2: ERT Ct=7 ,,__ ________________________ .... ,_,,-YCIIIIM!IJl:.1 I ST I 111 ~1 I I I I ~-~'------------"""""-----------._...L 1 :1 ln l t2 t3 Fig. 3 PL 443809 A1 24/24 al. Niepodleglosci 188/192 00-950 Warszawa, skr. poczt. 203 URZAD PATENTOWY RZECZYPOSPOLITEJ POLSKIEJ tel.: (+48) 22 579 OS 55 I fax: (+48) 22 579 00 01 e-mail: kontakt@uprp.gov.pl I www.uprp.gov.pl SPRAWOZDANIE O STANIE TECHNIKI DO ZGLOSZENIA NR P . ..J.43809 Klasyfikacja zgloszenia: G04F 10/00, H03M 1/38 Podklasy w których prom1dzono poszukiw,mia: G04F H03M Bazy komputero,ve w któf\ eh prowadzono poszuki\\ ania: EPODOC WPI bazy UPRP Kategoria dokumentu A A A Dokumenty - z podana identyfikacja US20170753 l l Al (AKADEMIA GORNICZO-HUTNICZA IM STANISLAWA STASZICA fPLl) 16-03-2017 US2013207826 Al (KOSCIELNIK DARIUSZ IPLI: MISKOWICZ MAREK [PLl) 15-08-2013 WO2011152744 A2 (AKAD GORNICZO HUTNICZA IPLI: KOSCIELNIK DARIUSZ [PLl: MISKOWICZ MAREK [PLl) 08-12-2011 D DalsJ:y cic/g wvkazu dokumentÓ\\ na nastepnej stronie A- dol-..umcnt otrcslajac~ ogóln} stan tcclmilJ, ktÓI) nic jest u\vaL.an} za posiadaiacy s:.:-:i . .:Lc~ólnc z1iacLc1Uc, E-du.b..ument stanUv\lqC~ \.\'Czesnie_1sze L!:'.,loszeme lub patent, ale upubllh.o\\aH~ "' lub po dacie zgluszenia.

Odniesienie do zastrz. 1-5 1-5 1-5 I" -dok11ment. który mo7e poddmy;ic ,v vqtpliwosc n1strzegm1e pienvs?enstwo(-v,·;i). lub pr7ytoczony w celu 11st;1le11i[I chlty p11bhkac_ii lm1ego c~·towm1ego dok11111e11h1 hib 7 innego S7.czegóh1c_go pmvochi O - dol"-umcnt odnos41:c: sic do uja\v1Licni;.i ustucgo przez Laslosov\·a1Lic. v\·: stawienie lub ujawnienie\\ imt)' ~po:,ób.

P - dokument opublikowany przed data Z.!:!loszema. ale póznie1 mz zastrze_gana data p1enYszellstwa.

T dokument pó7nle_j,;;zy opublikcnvanv po chlcle zglos7.e11i:1 lub w d;icie pieni;,;;ze1lstw:1 i niebedac~- w konflikcie ze 7.glos7eniem. ;;ile cytov;;m:· w celu zrnz11mieni8 z;:isacl lub teorii lezacych u podstaw ,vy nabzLu, X - dokument u SLczcgóht)' m znacLcniu; LastrLcgan:-, ,, y 11.alazek nic moLc byc u\.\-azany La HO\.\-)- lub 1Lic mozG b:-, c uwaLan:-, za posiadajacy poziom\.\-)- nalazczy. jczeli ten dokument branv Jest pod uwage samoclz1elme.

Y dokument o S7C7.ególnym 7,1rnczeniu; znstl7.egm1y "·ynnfa7ek nie mo7.e byc uwn7.rrny 7,1 posindajacy p07.iom ;yyn;ifa7c~. je7.eli ten dokmne11t 70Stflnie polac7ony z jed11: m lub k.ilLoma tego typu dokumentami, ;.i tak..ie polaczc11iG bcdzic oczywiste dla z1iawc:. & - dokument nale.L.acy do Lej same,1 rudzmy palentoweJ.

Sprawozdanie wykonal/-a: Jaroslaw Zak Ekspert Data: 19.03.2024 Uwagi do zgloszenia Sprawozdanie zostalo wykonane w oparciu o zastrz. z dnia 16.02.2023 Podpis: /podpisano kwalifikowanym podpisem elektronicznym/ Pismo wydane w formie dokumentu elektronicznego

Claims (5)

Zastrzezenia patentowe

1. Uklad do bezzegarowego i bezposredniego przetwarzania interwalu czasu na slowo cyfrowe, zawierajacy modul sterujacy wyposazony w wejscie przetwarzanego interwalu czasu, wyjscie zakonczenia przetwarzania, wejscie referencyjne polaczone z wyjsciem komparatora referencyjnego i wejscie sygnalowe polaczone z wyjsciem komparatora sygnalowego oraz wyjscie referencyjne polaczone z wejsciem sterujacym zródla pradowego referencyjnego i wyjscie sygnalowe polaczone z wejsciem sterujacym zródla pradowego sygnalowego, a takze wyjscia sterujace polaczone z wejsciami sterujacymi przelaczników zestawu oraz wyjscie n-bitowego wyjsciowego slowa cyfrowego, zawierajacego r najbardziej znaczacych bitów oraz n-r najmniej znaczacych bitów, gdzie r jest stopniem linearyzacji, a ponadto wejscie nieodwracajace komparatora referencyjnego jest polaczone z szyna referencyjna oraz wyjsciem zródla pradowego referencyjnego, którego wejscie jest polaczone z napieciem zasilania, a wejscie odwracajace komparatora referencyjnego jest polaczone z napieciem progowym, zas wejscie nieodwracajace komparatora sygnalowego jest polaczone z szyna sygnalowa oraz wyjsciem zródla pradowego sygnalowego, którego wejscie jest polaczone z napieciem zasilania, a wejscie odwracajace komparatora sygnalowego jest polaczone z napieciem progowym oraz wejsciem odwracajacym komparatora referencyjnego, natomiast zestaw kondensatorów zawiera n-r kondensatorów, przy czym pojemnosc kazdego kolejnego kondensatora zestawu kondensatorów jest dwukrotnie mniejsza od pojemnosci kondensatora bezposrednio go poprzedzajacego, zas dolna okladka kazdego kondensatora zestawu kondensatorów jest polaczona z masa ukladu, a górna okladka kazdego kondensatora zestawu kondensatorów jest polaczona ze stykiem ruchomym przelacznika zestawu przypisanego temu kondensatorowi, przy czym pierwszy styk nieruchomy kazdego przelacznika zestawu jest polaczony z szyna referencyjna, drugi styk0/24 nieruchomy kazdego przelacznika zestawu jest polaczony z masa ukladu, zas trzeci styk nieruchomy kazdego przelacznika zestawu jest polaczony z szyna sygnalowa, znamienny tym, ze modul sterujacy (CM) zawiera r-bitowy licznik (Ct), którego wyjscia sa polaczone z wyjsciami r najbardziej znaczacych bitów (bn-1, ... , bn-r) wyjsciowego slowa cyfrowego (B), a ponadto modul sterujacy (CM) jest wyposazony w wyjscia licznikowe (Pn-r), z których kazde jest polaczone z wejsciem sterujacym innego przelacznika licznikowego (Sn-r), natomiast ze stykiem ruchomym kazdego przelacznika licznikowego (Sn-r) jest polaczona górna okladka innego kondensatora licznikowego (Cn-r), zas pierwszy styk nieruchomy kazdego przelacznika licznikowego (Sn-r) jest polaczony z szyna referencyjna R, a drugi styk nieruchomy kazdego przelacznika licznikowego (Sn-r) jest polaczony z masa ukladu, z która polaczona jest takze dolna okladka kazdego kondensatora licznikowego (Cn-r), przy czym pojemnosc kazdego kondensatora licznikowego (Cn-r) jest taka sama.

2. Uklad wedlug zastrz. 1, znamienny tym, ze stopien linearyzacji r jest liczba naturalna, wieksza od jeden i mniejsza od liczby n bitów (bn-1, ... , bn-r, bn-r-1, ... , bo) wyjsciowego slowa cyfrowego (B).

3. Uklad wedlug zastrz. 2, znamienny tym, ze zawiera dwa kondensatory licznikowe (Cn-r).

4. Uklad wedlug zastrz. 3, znamienny tym, ze wydajnosc zródla pradowego referencyjnego (IR) jest taka sama jak wydajnosc zródla pradowego sygnalowego (Is) i jednoczesnie pojemnosc kazdego kondensatora licznikowego (Cn-r) jest dwukrotnie wieksza od pojemnosci kondensatora (Cn-r-1) o najwiekszej pojemnosci w zestawie kondensatorów (CS).

5. Uklad wedlug zastrz. 3, znamienny tym, ze wydajnosc zródla pradowego referencyjnego (IR) jest regulowana i utrzymywana za pomoca modulu sterujacego (CM) na wartosci k-krotnie mniejszej od wydajnosci zródla pradowego sygnalowego (Is) lub równej wydajnosci zródla pradowego sygnalowego (Is) i jednoczesnie pojemnosc kazdego kondensatora licznikowego (Cn-r) jest k-krotnie mniejsza od podwojonej pojemnosci1/24 kondensatora (Cn-r-1) o najwiekszej pojemnosci w zestawie kondensatorów (CS).2/24 .,, co· ....I. lnR In UR ..L PR UoD 1 2 112 -ll> ' --? . Sn-r : Sn-r I Tc'n-r : T<::n-r Pn-r i Pn-r Ct bn-1 · · · · I bn-r ~b l .. N aJ arca1 eJ znaczace bity lhH UDD R s :-_0~~; ~ ~ --0~~; _L~.' ~;: I : Sn-r-1 s· : S l : So I I I ,. I I I I · · · · · · · · I I Us 1 1 Trc 1 -r;. 1 -r;, 1 I : 1 '- n-r- t : 1 C 1 : 1 Co I ..L --l- - - - - -1- - -1- - - I I I I . I I . 1 Pn-r-l I P1 1 Po Ps lns CI\11 bn-r-1 ........ I b1 RDY N aj1nniej znaczace bity B3/24 CI Ct='-'0 I~ t1 ""( RT ""( SRT ""( CI I Ct=4 -ni -r RT SRT CI Ct"l Fig. 2 CI Ct=5 CI Ct=2 L CI Ct=6 ERT: I I I 1 Ct=2: ERT Ct=7 ,,__ ________________________ .... ,_,,-YCIIIIM!IJl:.1 I ST I 111 ~1 I I I I ~-~'------------"""""-----------._...L 1 :1 ln l t2 t3 Fig. 34/24 al. Niepodleglosci 188/192 00-950 Warszawa, skr. poczt. 203 URZAD PATENTOWY RZECZYPOSPOLITEJ POLSKIEJ tel.: (+48) 22 579ax: (+48) 22 579 00 01 e-mail: kontakt@uprp.gov.pl I www.uprp.gov.pl SPRAWOZDANIE O STANIE TECHNIKI DO ZGLOSZENIA NR P . ..J.43809 Klasyfikacja zgloszenia: G04F 10/00, H03M 1/38 Podklasy w których prom1dzono poszukiw,mia: G04F H03M Bazy komputero,ve w któf\ eh prowadzono poszuki\\ ania: EPODOC WPI bazy UPRP Kategoria dokumentu A A A Dokumenty - z podana identyfikacja US20170753 l l Al (AKADEMIA GORNICZO-HUTNICZA IM STANISLAWA STASZICA fPLl) 16-03-2017 US2013207826 Al (KOSCIELNIK DARIUSZ IPLI: MISKOWICZ MAREK [PLl) 15-08-2013 WO2011152744 A2 (AKAD GORNICZO HUTNICZA IPLI: KOSCIELNIK DARIUSZ [PLl: MISKOWICZ MAREK [PLl) 08-12-2011 D DalsJ:y cic/g wvkazu dokumentÓ\\ na nastepnej stronie A- dol-..umcnt otrcslajac~ ogóln} stan tcclmilJ, ktÓI) nic jest u\vaL.an} za posiadaiacy s:.:-:i . .:Lc~ólnc z1iacLc1Uc, E-du.b..ument stanUv\lqC~ \.\'Czesnie_1sze L!:'.,loszeme lub patent, ale upubllh.o\\aH~ "' lub po dacie zgluszenia. Odniesienie do zastrz. 1-5 1-5 1-5 I" -dok11ment. który mo7e poddmy;ic ,v vqtpliwosc n1strzegm1e pienvs?enstwo(-v,·;i). lub pr7ytoczony w celu 11st;1le11i[I chlty p11bhkac_ii lm1ego c~·towm1ego dok11111e11h1 hib 7 innego S7.czegóh1c_go pmvochi O - dol"-umcnt odnos41:c: sic do uja\v1Licni;.i ustucgo przez Laslosov\·a1Lic. v\·: stawienie lub ujawnienie\\ imt)' ~po:,ób. P - dokument opublikowany przed data Z.!:!loszema. ale póznie1 mz zastrze_gana data p1enYszellstwa. T dokument pó7nle_j,;;zy opublikcnvanv po chlcle zglos7.e11i:1 lub w d;icie pieni;,;;ze1lstw:1 i niebedac~- w konflikcie ze 7.glos7eniem. ;;ile cytov;;m:· w celu zrnz11mieni8 z;:isacl lub teorii lezacych u podstaw ,vy nabzLu, X - dokument u SLczcgóht)' m znacLcniu; LastrLcgan:-, ,, y 11.alazek nic moLc byc u\.\-azany La HO\.\-)- lub 1Lic mozG b:-, c uwaLan:-, za posiadajacy poziom\.\-)- nalazczy. jczeli ten dokument branv Jest pod uwage samoclz1elme. Y dokument o S7C7.ególnym 7,1rnczeniu; znstl7.egm1y "·ynnfa7ek nie mo7.e byc uwn7.rrny 7,1 posindajacy p07.iom ;yyn;ifa7c~. je7.eli ten dokmne11t 70Stflnie polac7ony z jed11: m lub k.ilLoma tego typu dokumentami, ;.i tak..ie polaczc11iG bcdzic oczywiste dla z1iawc:. & - dokument nale.L.acy do Lej same,1 rudzmy palentoweJ. Sprawozdanie wykonal/-a: Jaroslaw Zak Ekspert Data: 19.03.2024 Uwagi do zgloszenia Sprawozdanie zostalo wykonane w oparciu o zastrz. z dnia 16.02.2023 Podpis: /podpisano kwalifikowanym podpisem elektronicznym/ Pismo wydane w formie dokumentu elektronicznego