PT547302E - Processador nao-linear de sinais de luminancia que responde ao nivel de imagem medio (apl) da imagem exibida - Google Patents

Description

1 85 998 ΕΡ Ο 547 302/ΡΤ

DESCRIÇÃO “Processador nâo-llnear de sinais de lumlnâncla que responde ao nível de imagem médio (APL) da imagem exibida”

Campo do Invento

Este invento refere-se a processadores não-lineares de sinais de vídeo, geral e particularmente, a processadores não-lineares de sinal de vídeo que respondem ao nível de imagem médio (APL) dos sinais de luminância processados para aumentar efectivamente o contraste das imagens exibidas.

Antecedentes do invento

Na patente U.S. 5.003.394 de W. A. Lagoni, Intitulada “DINAMIC VIDEO SYSTEM INCLUDING AUTOMATIC CONTRAST AND “WHITE STRECH” PROCESSING”, a qual foi concedida em 26 de Março de 1991, são descritas as vantagens de utilizar uma secção do processamento “igualação de brancos” num sistema de televisão. O processamento “igualação de brancos” enfatiza ou impulsiona as amplitudes de amplitudes de luminância de alcance médio, relativas a amplitudes de luminância elevadas como uma função de um sinal de controlo representando o nível de imagem médio (APL) de uma imagem exibida com vista a realçar o contraste total das imagens exibidas.

Na patente U.S. n°. 5.099.154 concedida apresentada por W. A. Lagoni em 25 Φ de Agosto de 1989 e intitulada “AMPLIFIER ARRANGEMENT FOR PROVIDING A CONTROLLABLE NON-LINEAR TRANSFER CHARACTERISTIC USEFUL FOR IMPROVING THE CONTRAST OF AN IMAGE”, é descrita uma implementação especifica do processamento de igualação de brancos adequado para utilização no sistema patenteado de Lagoni. Numa concretização exemplificativa os circuitos de processamento de igualação de brancos de Lagoni compreendem uma fonte de sinal de entrada de luminância e uma fonte para proporcionar um sinal de controlo representativo do nível de imagem médio (APL) das imagens exibidas. Os primeiros meios de circuito que respondem ao sinal de entrada de luminância proporcionam um primeiro sinal de saída de luminância linearmente relacionado com o sinal de entrada de luminância e proporcionam um segundo sinal de saída de luminância não-linear relacionado com o sinal de entrada de luminância. São proporcionados meios para aplicação dos primeiros e segundos sinais de luminância às rcspcctivas

85 998 ΕΡ Ο 547 302/ΡΤ 2 entradas de um “comutador electrónico” ou circuito “mistura”, que combina os primeiros e os segundos sinais de luminância em proporções determinadas pelo sinal de controlo representativo de APL, para proporcionar um sinal de saída de luminância, exibindo maior não-linearidade para valores mais pequenos do sinal de controlo de APL e exibindo menor não-linearidade para valores maiores do sinal de controlo de APL. Vantajosamente, por estes meios, o sistema Lagoni proporciona contraste realçado das imagens exibidas.

Sumário do invento O presente invento reside em parte no reconhecimento de que, numa concretização especifica do sistema acima descrito, o sinal de saída de luminância processado exibe uma resposta essencialmente linear ao sinal de entrada com valores relativamente elevados do sinal de controlo de APL. Foi verificado, de acordo com o invento, que esta condição é indesejável. O efeito visual de permitir ao sinal de luminância processado ser amplificado linearmente para valores de APL elevados, é que não há essencialmente qualquer aumento de contraste para esta condição de operação. O presente invento está direccionado para actuar contra o problema anterior, de uma maneira tal que assegura que em nenhumas circunstancias o sinal de saída de vídeo processado exibirá uma resposta puramente linear ao sinal de entrada de vídeo no sistema geral. Vantajosamente, o aumento do contraste é, por isso, proporcionado para todos os valores do nível de imagem médio das imagens exibidas. O presente invento reside, em parte, no reconhecimento de que existe a necessidade de prolongar o alcance do processamento automático de igualação de brancos a todos os valores do sinal de controlo representativo de APL. De acordo com um segundo aspecto do invento, o processamento automático de igualação de brancos é conseguido pelos circuitos que evitam que o sinal de saída de vídeo processado exiba uma resposta essencialmente linear ao sinal de entrada de vídeo para qualquer nível do sinal de controlo representativo de APL.

Mais especificamente, o aparelho de processamento de sinais de vídeo para utilização num sistema de televisão e que concretiza o invento, compreende uma primeira fonte para proporcionar um sinal de entrada de vídeo para ser processado e uma segunda fonte para proporcionar um sinal de controlo, representativo do 3 ΕΡ Ο 547 302/ΡΤ nível de imagem médio (APL) de imagens exibidas pelo dito sistema de televisão. Os meios de processamento do sinal, que respondem ao dito sinal de entrada de vídeo, proporcionam um primeiro sinal de saída de vídeo linearmente relacionado com o dito sinal de entrada de vídeo e proporcionam um segundo sinal de saída de vídeo não-linearmente relacionado com o dito sinal de entrada de vídeo. Os primeiros meios de combinação combinam o primeiro e o segundo sinal de saída de vídeo em proporções predeterminadas para proporcionar um terceiro sinal de saída de vídeo, que tem ambos os componentes linear e não-linear; e os segundos meios de combinação combinam o segundo e o terceiro sinal de saída de vídeo em proporções predeterminadas pelo sinal de controlo para proporcionar um sinal de saída de vídeo processado.

Breve Descrição do Desenho

As características anteriores e adicionais do invento são ilustradas no desenho anexo, em que: a FIG. 1 é um diagrama dos circuitos de um receptor de televisão, que incorpora um aparelho de processamento de sinais de luminância não-lineares de “igualação de brancos” que concretiza o invento; a FIG. 2 é um diagrama dos circuitos que ilustra pormenores do processamento de sinais de vídeo não-lineares de “igualação de brancos”, utilizado no receptor da FIG. 1; e a FIG. 3 é um diagrama que ilustra as características de transferência não-lineares do processador de sinais não-lineares de luminância de “igualação de brancos” do receptor da FIG. 1.

Descrição pormenorizada O receptor 10 da FIG, 1 compreende um sintonizador, um amplificador IF e uma unidade detectora 12, que tem uma entrada 14 para receber um sinal de TV modulado em RF S1 e uma saída para proporcionar um sinal de saída de vídeo de banda base S2, o qual é aplicado a um separador de sinais de crominância/luminância 16, que separa os componentes do sinal S2 num componente de luminância Y1 e num componente de crominância C1. O componente de crominância C1 é aplicado a um processador de cor 18, que 85 998 ΕΡ Ο 547 302/ΡΤ 4

proporciona processamento de cor convencional (por exemplo, controlo de brilho e de tonalidade, compensação de tonalidade cor de carne automática, etc.) para proporcionar um sinal de saída de crominância processado de cor C2 para uma entrada de um circuito matricial 22. O sinal de luminância Y1 é aplicado a um processador não-linear de “igualação de brancos” 40 que proporciona um sinal de saída de luminância processado Y3 para um processador de controlo de pico, contraste e brilho 30 que, por sua vez, proporciona um sinal de saída de luminância completamente processado Y2 a uma segunda entrada de um circuito matricial 22, a qual gera sinais de vídeo de componentes RGB para exibição por uma unidade de exibição de vídeo 24. O sinal de luminância processado Y2 é também aplicado a um circuito detector de nível de imagem médio (APL) 50 que gera um sinal de controlo de igualação de brancos Veículo, com base no nível de imagem médio de imagens exibidas pela unidade de exibição de vídeo 24 (por exemplo, um cinescópio e amplificadores accionadores associados). A unidade de processamento de vídeo não-linear ou de “igualação de brancos” 40 compreende um primeiro terminal de entrada (41), ao qual o sinal de entrada (luminância) de vídeo Y1 é aplicado para processamento. Um segundo terminal de entrada (42) proporciona o sinal de controlo Vc representativo do nível de imagem médio APL dos sinais de vídeo Y2 exibidos pela unidade de exibição de vídeo 24. A unidade de processamento 40 inclui, além disso, meios de processamento de sinais que compreendem um processador linear 43 e um processador não-linear 44, um somador 45 e um “comutador electrónico” 46. O processador linear 43 e um processador não-linear 44 compreendem meios de processamento de sinal (43, 44), que respondem ao sinal de entrada de vídeo Y1 para proporcionarem um primeiro sinal de saída de vídeo (Y4), que está linearmente relacionado com o sinal de entrada de vídeo Y1 e para proporcionar um segundo sinal de saída de vídeo (Y5) que está não-linearmente relacionado com o sinal de entrada de vídeo Y1. Os primeiros meios de combinação, mostrados aqui como um somador 45, adicionam o primeiro (Y4) e o segundo (Y5) sinais de vídeo em proporções predeterminadas, para proporcionarem um terceiro sinal de saída de vídeo (Y6). Os segundos meios de combinação, que compreendendo um “comutação electrónica” 46, combinam o segundo (Y5) e o terceiro (Y6) sinais de saída de vídeo em proporções predeterminadas pelo sinal de controlo Vc para proporcionar um sinal de saída de vídeo processado Y3. Este sinal de saída de vídeo Y3 é sujeito a controlo de pico, contraste e brilho na unidade 30 e fornecido à matriz 22 para exibição na unidade de exibição 24, como descrito anteriormente. 5 85 998 ΕΡ Ο 547 302/ΡΤ

Com a excepção do primeiro circuito de combinação (por exemplo, somador 45) o sistema descrito é quase o mesmo que o descrito na patente acima mencionada de Layuni e u pedido concedido (ambos incluídos aqui por referência). O efeito deste circuito, contudo, é para alterar substancialmente o processamento de igualação de brancos obtido anteriormente. Relembra-se que no processamento igualação de brancos da arte anterior o comutador electrónico combinou os sinais processados lineares e não-lineares para proporcionar uma função de transferência geral, que exibiu uma resposta essencialmente linear para os APL (níveis de imagem médios) que eram relativamente elevados e proporcionavam não-linearidades aumentadas à medida que o APL decrescia.

No presente invento, a adição dos sinais lineares e não-lineares no somador 45 proporciona um sinal resultante Y6, que sempre tem alguma proporção de não-linearidade no mesmo. Por conseguinte, quando o comutador electrónico selecciona o sinal Y6 ou Y7 (o sinal não-linear) na proporção do sinal de controlo Vc, o sinal resultante Y3 exibe sempre algum grau de não-linearidade independentemente das proporções dos sinais seleccionados. Assim, no presente invento, o sinal de luminância Y2 é sempre sujeito a um grau mínimo de processamento não-linear independentemente do nível de imagem médio (APL) e assim para qualquer condição de funcionamento há sempre, pelo menos, um mínimo de melhoria de contraste proporcionado. A FIG. 3 ilustra esta característica vantajosa do invento. Esta figura ilustra as características de transferência de entrada/saida do processador não-linear (isto é, igualação de brancos) 40. Como mostrado, para um valor relativamente baixo da tensão de controlo VC2, representando um nível de imagem médio baixo, é exibido um máximo de não-linearidade. Como a tensão de controlo Vc aumenta para um valor mais elevado VC1, as características não-lineares decrescem. No valor mais elevado da tensão de controlo VC há sempre algumas não-linearidades introduzidas nas características de transferência do sinal de luminância. Por conseguinte, apesar do sistema de Lagoni conhecido, as características de transferência da igualação de brancos nunca atingem um ponto em que a resposta é puramente linear como ilustrado pela característica de resposta linear 300 (uma linha tracejada). Vantajosamente, o processamento igualação de brancos do presente invento está sempre operativo para proporcionar melhoria de contraste para os sinais de entrada de vídeo de nível médio e baixo mesmo onde o nível de imagem médio é relativamente elevado. A FIG. 2 é um exemplo de uma implementação de circuito analógico do processador de igualação de brancos 40. Será apreciado, certamente, que as funções de circuito podem ser implementadas com elementos de processamento digital em vez de elementos analógicos. Na FIG. 2 o processador linear 43 é implementado pelo transístor 196 e pela resistência emissora 206, a qual forma um seguidor (emissor) de tensão e assim proporciona um sinal de saída linear em resposta ao sinal de entrada de luminância Y1. O processador não-linear 44 é implementado pelo transístor 198 e pelas resistências 261 e 216, que polarizam o emissor do transístor 198 acima da massa. Este transístor produz uma resposta não-linear ao sinal de entrada Y1 no seu emissor como se segue. Se Y1 é menor que o potencial desenvolvido pelas resistências 216 e 261 (menos Vbe) o transístor exibirá uma característica linear, mas quando a entrada surge onde a junção emissor base do mesmo é polarizada inversamente, o transístor 198 desligará, exibindo por isso uma característica não-linear. O somador 45 da FIG. 1 é implementado pelas resistências 209 e 210, o quais adiciona a saída linear do transístor 196 à saída não-linear do transístor 198 e assim proporciona um sinal de saída Y6 que inclui componentes lineares e não-lineares.

Os elementos remanescentes compreendem o comutador electrónico 46. Especificamente, as saídas do somador (resistências 209 e 210) e do amplificador não-linear (198) são aplicadas aos respectivos transístores de fonte de corrente 224 e 230, os quais geram correntes de saída proporcionais 11 e I2. A corrente 11 é aplicada aos emissores unidos de um par de transístores separadores de corrente 250 e 252 e a corrente I2 é aplicada a outro par de transístores separadores de corrente 256 e 258. As bases dos transístores 256 e 252 são polarizadas pelas resistências 264 e 266 a um potencial de referência, que é menor do que a tensão de alimentação Vcc. As bases dos transístores 258 e 250 são acopladas para receber a tensão de controlo Vc. Um díodo 270 limita o valor máximo de Vc. É fornecido um sinal de saída pelo acoplamento dos colectores dos transístores 256 e 250 a uma resistência de carga comum 253. Consequentemente, quando a tensão de controlo Vc é relativamente elevada, a maioria da corrente de saída é a corrente linear e não-linear 11 fornecida pelo transístor 224. Contrariamente, quando a tensão de controlo Vc é relativamente baixa, a maioria da corrente de saída é a corrente não-linear fornecida pelo transístor 230. Para valores intermédios de Vc, a saída Y3 está em proporção com as correntes 11 e I2, que é controlada pelo nível do sinal de controlo Vc. 7 85 998 ΕΡ Ο 547 302/ΡΤ

Embora ο invento tenha sido ilustrado utilizando elementos de circuito analógicos, será apreciado que as funções de processamento de igualação de brancos podem ser facilmente implementadas utilizando técnicas digitais. Outras modificações serão evidentes.

Lisboa,

Por THOMSON CONSUMER ELECTRONICS, INC.

Claims (3)

1. ΕΡ Ο 547 302/ΡΤ 1/2 REIVINDICAÇÕES 1 - Aparelho de processamento de sinais de vídeo, para utilização num sistema de televisão, que compreende: uma primeira fonte (41) para proporcionar um sinal de entrada de vídeo (Y1) para ser processado; uma segunda fonte (42) para proporcionar um sinal de controlo (VC), representativo do nível de imagem médio dos sinais de vídeo exibidos pelo dito sistema cje televisão; meios de processamento de sinal (43, 44) que respondem ao dito sinal de entrada de vídeo (Y1) para proporcionarem um primeiro sinal de saída de vídeo (Y4), linearmente relacionado com o dito sinal de entrada de vídeo e para proporcionarem um segundo sinal de saída de vídeo (Y5) não-linearmente relacionado com o dito sinal de entrada de vídeo; caracterizado por compreender: primeiros meios de combinação (45) para combinação dos ditos primeiro e segundo sinais de saída de vídeo (Y4, Y5) em proporções predeterminadas para proporcionar um terceiro sinal de saída de vídeo (Y6); e segundos meios de combinação (46) para combinação dos ditos segundo (Y5) e terceiro (Y6) sinais de saída de vídeo em proporções determinadas pelo dito sinal de controlo (VC), para proporcionarem um sinal de saída de vídeo processado (Y3), que exibe sempre uma relação não-linear com o dito sinal de entrada de vídeo Y1, para todos os níveis de sinal de controlo (VC).
2. 2 - Aparelho de processamento de sinais de vídeo de acordo com a reivindicação 1, caracterizado por os ditos primeiros meios de combinação (45, 209, 210) serem de não-inversão para combinação do dito primeiro e segundo sinal de saída de vídeo (Y4, Y5) com a mesma fase.
3. 3 - Aparelho de acordo com a reivindicação 1, caracterizado ainda por a unidade de processamento não-linear (44) produzir o dito segundo sinal de saída de vídeo (Y5); uma unidade de processamento linear (43) produzir o dito primeiro sinal de saída de vídeo (Y4); e um somador (45) combinar o dito primeiro sinal de r 85 998 EP 0 547 302/PT 2/2 saída de vídeo (Y4) e, pelo menos, uma parte do dito segundo sinal de saída de vídeo (Y5) para produzir o dito terceiro sinal de saída de vídeo (Y6). Lisboa, «Η ?í! Por THOMSON CONSUMER ELECTRONICS, INC. -O AGENTE OFICIAL -

   Eng,° ANTÓNIO JOÃO DA CUNHA FERREI RA Ag. 0|. Pr, tnd Rua da* Flores, 74*4/ I2004SS Lltt©A O an