PT782765E - Embalagem matricial com saliencias de polimero - Google Patents

Embalagem matricial com saliencias de polimero Download PDF

Info

Publication number
PT782765E
PT782765E PT95934106T PT95934106T PT782765E PT 782765 E PT782765 E PT 782765E PT 95934106 T PT95934106 T PT 95934106T PT 95934106 T PT95934106 T PT 95934106T PT 782765 E PT782765 E PT 782765E
Authority
PT
Portugal
Prior art keywords
quot
polymer
contacts
substrate
chip
Prior art date
Application number
PT95934106T
Other languages
English (en)
Inventor
Marcel Heerman
Joost Wille
Jozef Van Puymbroeck
Jean Roggen
Eric Beyne
Rita Van Hoof
Original Assignee
Imec Inter Uni Micro Electr
Siemens Nv
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Imec Inter Uni Micro Electr, Siemens Nv filed Critical Imec Inter Uni Micro Electr
Publication of PT782765E publication Critical patent/PT782765E/pt

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29L—INDEXING SCHEME ASSOCIATED WITH SUBCLASS B29C, RELATING TO PARTICULAR ARTICLES
    • B29L2031/00—Other particular articles
    • B29L2031/34—Electrical apparatus, e.g. sparking plugs or parts thereof
    • B29L2031/3493—Moulded interconnect devices, i.e. moulded articles provided with integrated circuit traces
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09045—Locally raised area or protrusion of insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09118—Moulded substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/027—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed by irradiation, e.g. by photons, alpha or beta particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07231—Techniques
    • H10W72/07236—Soldering or alloying
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H10W72/253—Materials not comprising solid metals or solid metalloids, e.g. polymers or ceramics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Insulators (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)
  • Prostheses (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Road Signs Or Road Markings (AREA)
  • Measurement Of Radiation (AREA)
  • Hybrid Cells (AREA)

Description

DESCRIÇÃO "EMBALAGEM MATRICIAL COM SALIÊNCIAS DE POLÍMERO"
Os circuitos integrados conseguem números de contactos cada vez maiores e são sempre miniaturizados cada vez mais. As dificuldades que esta miniaturização crescente provoca nos trabalhos de soldadura e montagem têm de ser resolvidas por meio de novas formas da caixa, sendo de destacar em particular os módulos tipo de pastilha ("chip"), única, várias pastilhas ou múltiplas pastilhas Single, Few ou Multi-Chip) embalagem matricial esférica ("Bali Grid Array Package") (DE-Z productonic 5. 1994. páginas 54, 55). Estes módulos baseiam-se num substrato com ligações de passagem com as quais as pastilhas contactam por exemplo por meio de fios de contacto ou através da montagem de placas de contacto ("Flip chip"). No lado inferior do substrato localiza-se a matriz esférica Bali Grid Array (BGA) vulgarmente denominada Solder Grid Array, Land Grid Array ou Solder Bump Array. No lado inferior da matriz esférica ("Bali Grid Array") localizam-se protuberâncias de solda dispostas de forma plana o que permite a montagem duma parte superior sobre a placa condutora ou sobre o grupo de componentes. Graças à disposição plana das protuberâncias de solda, é possível a realização de um grande número de ligações numa quadrícula grosseiras de por exemplo 1,27 mm.
Na denominada tecnologia MID (MID = Moulded Interconnection Devices) (dispositivos de interconexão moldados) são utilizadas peças moldadas por injecção com condutores integrados em vez dos conectores de pressão convencionais. A base desta tecnologia reside nos termoplásticos de alta qualidade que são adequados para a moldação por injecção de substratos tridimensionais. Os termoplásticos deste género destacam-se relativamente aos materiais tradicionais utilizados em circuitos impressos pelas suas melhores propriedades mecânicas, térmicas, químicas, eléctricas e ambientais. Através de um ramo especial da tecnologia MID, a denominada técnica SIL (SIL = Spritzgiessteile mit Integrierten Leiterzugen (componentes moldados por injecção com condutores integrados) consegue-se obter a estruturação do revestimento de metal que cobre o componente injectado, prescindindo-se deste modo" da habitualmente necessária técnica de máscara que recorre a um método especial de estruturação a laser. Nos componentes tridimensionais injectados com metalização estruturada é possível a integração de múltiplas funcionalidades mecânicas e eléctricas. A função portadora da placa toma a seu cargo simultaneamente condutores e conectores, de ansas, enquanto o revestimento de metal, paralelamente à sua função condutora e conectora serve também como blindagem de protecção electromagnética, fornecendo simultaneamente um bom refrigerador de ar. Pormenores adicionais para a fabricação por injecção de componentes tridimensionais com pistas condutoras integradas, podem ser encontrados nos documentos DE-A-37 32 249 ou EP-A-0 361 192.
Do documento US-A-89/00346 conhece-se um módulo de pastilha única). ("Single Chip Modul") mediante o qual o substrato tridimensional injectado num molde de polímero electricamente isolador, possui saliências no lado inferior do substrato que são formadas durante a injecção deste e que, eventualmente poderão ser dispostas de forma piana. No lado superior deste substrato encontra-se montada uma pastilha, de circuitos integrados ("IC-Chips") cujos bomes se encontram conectados por meio de fios soldados e que possui pistas condutoras no lado superior do substrato. Estas pistas condutoras por seu turno são conectadas ordenadamente aos bornes externos salientes através de fios de passagem.
Do documento US-A-3 483 308 conhece-se um módulo de pastilha única ("Single-Chip-Modul"), no qual um substrato de cerâmica ou também de plástico no seu lado inferior compreende duas fileiras de protuberâncias conectoras dispostas em posições entre si. No lado superior deste substrato encontra-se colocada uma pastilha de circuitos integrados ("IC-Chip"), cujos conectores são ligados às pistas condutoras formadas no lado superior através de fios soldados muito finos. Estas pistas condutoras são por seu turno conectadas aos bomes externos, através de ligações de passagem ou através de ligações transversais externas dispostas no lado frontal do substrato.
Conhece-se do documento WO-A-89/10005 uma placa de circuitos integrados cujo elemento de suporte é feito de plástico e está equipada no seu lado inferior com quatro nervuras localizadas no rebordo e formadas integralmente. Neste caso, as pistas condutoras compõem-se de um circuito flexível situado ou no lado inferior ou no lado superior do elemento portador que é enrolado em torno das nervuras, formando-se as correspondentes ligações externas na zona dos vértices das nervuras. O circuito flexível compreende uma ou mais pastilhas de circuitos integrados ("IC-Chips") que de acordo com o tipo de aplicação se localizam no lado inferior ou no lado superior do elemento de suporte.
Conhece-se a partir do documento US-A-5 081 520 um método para a fixação das pastilhas de Cl ("IC-Chips") no substrato que consiste em fabricar os substratos como componentes injectados já com protuberâncias integradas para a fixação das pastilhas de circuitos integrados ("IC-Chips"). Após a metalização das protuberâncias, aplica-se uma camada de ligação o que permite fixar as pastilhas ("IC-Chips") de Cl ao substrato permitindo também que se possa ligar electricamente a superfície de contacto aos bomes metalizados. A invenção referida na reivindicação 1 tem como objectivo proporcionar uma nova forma de construção de pastilha única, de várias pastilhas e de múltiplas pastilhas de módulos ("Single, Few, ou Multi-Chip"), a qual apresenta as vantagens da tecnologia MID e permite a disposição plana das ligações externas tal como é possível na matriz de arranjo esférica ("Bali Array Grid"). A forma de construção de acordo com a invenção semelhante ao pacote Polymer Stud Grid Array Package (PSGA) é designada por Bali Grid Array (BGA) em que o conceito protuberância polimérica ("Polymer Stud") se refere às protuberâncias de polímero formadas durante a injecção do substrato. Conjuntamente com a fabricação económica e simples das protuberâncias de polímero por meio de moldação do substrato por injecção, é possível também fabricar os contactos externos das protuberâncias de polímero mediante um custo mínimo, recorrendo ao vulgarizado método da tecnologia MID nomeadamente a técnica SIL na fabricação das pistas condutoras. Recorrendo à 4
estruturação fina a laser da técnica SIL, é possível efectuar as ligações externas dâs protuberâncias do polímero com um elevado número de contactos numa quadrícula muito fina. Digno de destaque é o facto de a dilatação térmica das protuberâncias de polímero corresponder à dilatação térmica do substrato, bem como à da placa receptora do módulo. Se ocorrerem tensões mecânicas, as protuberâncias de polímero, graças às suas características elásticas, possibilitam um equilíbrio pelo menos parcial. Comparativamente com as Bali Grid Arrays com as protuberâncias soldadas, a segurança em trabalhos de reparação e substituição é aumentada substancialmente graças à solidez das ligações externos nas protuberâncias de polímero.
As reivindicações dependentes referem formas de realização vantajosas da invenção. A forma de realização de acordo com a reivindicação 2 possibilita uma montagem das pastilhas ("chips") afundada em cuvetes do substracto moldado por pulverização sendo possível obter uma espessura extremamente fina dos módulos do tipo de pastilha (clip) única, de várias pastilhas e de pastilhas múltiplas ("Single, Few ou Multi-Chip"). A montagem afundada possibilita além disso uma protecção óptima dos chips, bem como uma cápsula simples e hermética. O aperfeiçoamento de acordo com a reivindicação 3 possibilita o contacto das pastilhas ("chips") usando a técnica tradicional dos fios de ligação. De acordo com a reivindicação 4, a colocação dos fios de contacto toma-se uma tarefa mais fácil graças à disposição dos contactos internos num patamar do molde.
De acordo com a reivindicação 5 também é possível nas ligações das pastilhas ("chips") utilizar com sucesso a técnica de contacto da pastilha por placas com ligeiro toques ("Flipchip").
De acordo com a reivindicação 6 e relativamente ao contacto por placas, é possível efectuar ligações directas dos contactos das pastilhas ("chip") com os correspondentes contactos internos usando os contactos da pastilha ("chip") construídos como bomes fundíveis
De acordo com a reivindicação 7 e relativamente ao contacto por placas é possível quando da moldagem, formar também os contactos internos com uma superfície soldável equipada com protuberâncias de polímero. Este método permite a utilização, por um lado de "chips" normais sem protuberâncias fundíveis, enquanto que por outro lado o fabrico e a metalização das protuberâncias de polímero por meio da tecnologia MID podem ser realizados praticamente sem despesas adicionais. As protuberâncias de polímero têm ainda a vantagem de permitir uma compensação elástica entre os diferentes comportamentos de dilatação respectivamente do substrato e da pastilha.
Exemplos de realização da invenção encontram-se representados nos desenhos em anexo e são descritos mais pormenorizadamente em seguida.
Neles, as Figuras representam:
Fig. 1 um corte através de uma embalagem matricial com saliências de polímero ("Polymer Stud Grid Array") com um "chip" ligado por meio da técnica de fios soldados,
Fig. 2 um corte através de um ("Polymer Stud Grid Array") com um "chip" ligado por meio de uma primeira variante da técnica "Flip-chip" (contacto por placas).
Fig. 3 um corte através de um ("Polymer Stud Grid Array") com "chip" ligado por meio de uma primeira variante da técnica "Flip-chip" (contacto por placas).
Fig. 4 um corte através do substrato do ("Polymer Stud Grid Array") representado na Figura 1 com uma perspectiva sobre os contactos externos, pistas condutoras e contactos internos e
Fig. 5 uma ampliação duma secção da Figura 4 mostrando os contactos externos, pistas condutoras e contactos internos. A Figura 1 mostra um corte através de uma secção de um ("Polymer Stud Grid Array") que recorre à técnica de contacto por placas ("Flip-Chip") para ligação da pastilha 6
("chip") Cl. A base da embalagem representada é um substrato S que está dotado com saliências de polímero ("Polymer Studs") nomeadamente protuberâncias de polímero PS e uma cuvete Ml apresentando a cuvete Ml apresenta um patamar designado por ST. A fabricação do substrato S incluindo a protuberância de polímero PS, a cuvete Ml e o patamar ST, é feita por moldação por injecção podendo o material do substrato ser um termoplástico resistente a altas temperaturas, como é o caso de polieterimida, polietersulfona ou polímeros de cristais líquidos.
Toda a superfície do substrato S representado na figura 1 é metalizada de acordo com a tecnologia MID, sendo depois sujeita a um processo de estruturação a laser por forma a obter-se a fixação dos contactos externos AA sobre as protuberâncias do polímero PS, dos contactos internos IA1 sobre o patamar ST bem como das pistas condutoras que se prolongam entre aqueles elementos. Os contactos externos AA, na zona das cúpulas das protuberâncias, estão revestidos com uma camada de solda LS podendo esta camada ser por exemplo constituída por uma liga de zinco e chumbo. Em substituição desta camada de solda LS pode utilizar-se por exemplo uma superfície soldável estratificada composta de níquel e ouro. Os contactos internos IA1 localizados no patamar ST são ligados aos contactos CAI da pastilha ("chip") Cl, que está fixada no fundo da cuvete Ml em posição com a face para cima ("face-up"), por meio de fios de contacto KD. A "Polymer Stud Grid Array" representada na Figura 1 virada para baixo contacta com uma placa condutora ou com um grupo de componentes não representados no desenho, através dos contactos externos AA colocados sobre as protuberâncias de polímero PS. Trata-se portanto do lado inferior do substrato ao contrário da posição representada na Figura 1 em que as protuberâncias de polímero PS são vistas de lado. A Figura 2 mostra um corte através de uma secção de um "Polymer Stud Grid Array" cuja ligação da pastilha ("chip") C2 se faz através da técnica de placas de contacto de acordo com uma primeira variante de construção. A pastilha ("chip") C2 posicionada em posição com a face para baixa ("face-down") na cuvete M2 possui contactos CA2 com forma de bossas fundíveis posicionadas sobre os contactos internos IA2 e ligam a eles se por meio de soldadura. A Figura 3 mostra um corte através de uma secção de um "Polymer Stud Grid Ârray" com uma pastilha ("chip") C3 contactada pela técnica de placas de contacto ("flip-chip") de acordo com uma segunda variante de forma de realização da invenção. Contrariamente às Figuras 1 e 2, os contactos internos neste caso designados por IA3 são formados na zona do fundo da covete M3 durante a moldação por pulverização do substrato S dotado com protuberâncias do polímero PH com uma superfície terminal soldável. As protuberâncias do polímero PH para os contactos internos IA3 constituem cerca de um terço do volume das protuberâncias do polímero PS para os contactos externos AA. A pastilha ("chip"), CA3 com a face colocada para baixo ("face-down") na cuvete M3, está posicionada sobre o contacto interno IA3 da protuberância do polímero PH, sendo ligada a esta através de solda. A solda que não está representada no desenho, pode por exemplo ter a forma de uma camada de solda colocada na zona de cúpula do contacto interno IA3, do mesmo modo que nos contactos externos AA.
As Figuras 4 e 5 mostram detalhes do "Polymer Stud Grid Array" representado na Figura 1, em que todavia neste caso o substrato S foi representado antes da fixação da ("chip") Cl na cuvete Ml. Reconhece-se que os contactos externos AA formados sobre as protuberâncias de polímero PS podem ser colocados em fileiras num quadriculado fino. A estruturação fina com laser — que é vulgar na tecnologia MID — possibilita também uma colocação apertada das pistas condutoras LZ ao lado umas das outras e contacto interno IA1 que fica sobre o patamar ST.
Os exemplos de realização anteriormente esclarecidos com o auxilio das Figuras 1 a 5 mostram o princípio de um "Polymer Stud Grid Array" com contactos externos formados sobre as protuberâncias do polímero. Desviando-se da forma representada no desenho, as protuberâncias do polímero podem também ter outras formas como por exemplo a forma de tronco de cone. Embora só tenha sido representada uma pastilha ("chip") é possível utilizar a nova forma construtiva em módulos do tipo de pastilha única, várias ou múltiplas ("Single, Few ou Multi-chip"). Os "chips" podem ser também encapsulados por exemplo através do vazamento em cuvetes ou mediante a aplicação de tampas. No lado superior e na área lateral do substrato injectado pode aplicar-se um revestimento metalizado como protecção electromagnética e que serve também como uma boa dissipação térmica. Também é possível equipar o substrato com contactos de passagem lado a lado e colocar na parte superior uma segunda zona de cablagem. Sobre esta segunda cablagem e depois da aplicação camadas de revestimento dieléctrico, podem ser construídos mais níveis de ligações do tipo cablagem multicamadas. Num substrato equipado com contacto de passagem, as protuberâncias de polímero e a "chip" ou os "chips", podem ser dispostos em lados diferentes do substrato. Uma tal disposição das protuberâncias e dos "chips" em lados opostos do substrato revela-se particularmente interessante no caso de "chips" de grande dimensão que necessitam de uma grande quantidade de contactos externos.
Lisboa, 2 8 SET. 2000
Dra. Maria Silvina Ferrcira Agente Oficiai da Propriedade iadusfrial R. Castilho, 201-3-- E - 1070-051 LISBOA Telefs. 213 851339-213 854 613

Claims (8)

  1. REIVINDICA ÇÕES 1. Embalagem matricial com filas de protuberâncias de polímero (Polymer Stud Grid Array) (PSGA) com: - um substrato (S) tridimensional moldado por injecção, de um polímero electricamente isolador, protuberâncias de polímero (PS) formadas durante a injecção, situadas no lado inferior do substrato (S), contactos exteriores (AA) formados sobre as protuberâncias de polímero (PS) por meio de uma superfície terminal que pode ser soldada, - pistas condutoras (LZ) formadas pelo menos no lado inferior do substrato (S) que conectam os contactos externos (AA) com os contactos internos (IA1; IA2; IA3) e com pelo menos uma pastilha ("clip") (Cl; C2; C3) colocada no substrato, cujos contactos (CAI; CA2; CA3) estão ligados electricamente com os bomes internos (IA1; IA2; IA3), em que as protuberâncias de polímero (PS) que se encontram no lado inferior do substrato (S) formam as protuberâncias de polímero ("Polymer Studs") dispostas em fila na matriz ("Grid Array”).
  2. 2. Embalagem matricial com filas de protuberâncias de polímero (PSGA), de acordo com a reivindicação 1, caracterizada pelo facto de, numa cuvete (Ml; M2; M3) do substrato (S), se encontrar colocada a pastilha ("clip") (Cl; C2; C3).
  3. 3. Embalagem matricial com filas de protuberâncias de polímero (PSGA), de acordo com a reivindicação 2, caracterizada pelo facto de a pastilha ("clip") (Cl) se encontrar em posição de face voltada para cima na cuvete do substrato (Ml) e pelo facto de os contactos (CAI) da pastilha ("clip") (Cl) estarem ligados electricamente com os contactos internos (IA1) através de fios eléctricos condutores (KD).
  4. 4. Embalagem matricial com filas de protuberâncias de polímero (PSGA). de acordo com a reivindicação 3, caracterizada pelo facto de o contacto interno (IA1) se encontrar sobre um patamar (ST) da cuvete (Ml).
  5. 5. Embalagem matricial com filas de protuberâncias de polímero (PSGA), de acordo com a reivindicação 2, caracterizada pelo facto de o "chip" (C2; C3) se encontrar na posição de face voltada para baixo na cuvete (M2; M3) e a ligação dos contactos (CA2; CA3) do "chip" (C2; C3) com os contactos internos colocados no fundo da cuvete (M2; M3) se fazer por meio de placas de contacto ("Flip-chip").
  6. 6. Embalagem matricial com filas de protuberâncias de polímero (PSGA). de acordo com a reivindicação 5, caracterizada pelo facto de os contactos (CA2) da pastilha ("chip") (C2) serem formados por protuberâncias que podem fundir.
  7. 7. Embalagem de matricial com filas de protuberâncias de polímero (PSGA). de acordo com a reivindicação 5, caracterizada pelo facto de os contactos internos (IAS) serem formados por protuberâncias de polímero (PH) adicionais que são formadas também durante a moldação por pulverização e são dotadas com uma superfície terminal que pode ser soldada Lisboa, 2
  8. 8 SET. 2000
    Dra. Maria Silvina Ferreira Agente Oficiai de Propriedade indusrtal R. Castilho, 201-3.'? E - 1070-051 LISBOA Telets. 213 851 339 -213 854 613
PT95934106T 1994-09-23 1995-09-22 Embalagem matricial com saliencias de polimero PT782765E (pt)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE4434086 1994-09-23

Publications (1)

Publication Number Publication Date
PT782765E true PT782765E (pt) 2000-12-29

Family

ID=6529054

Family Applications (1)

Application Number Title Priority Date Filing Date
PT95934106T PT782765E (pt) 1994-09-23 1995-09-22 Embalagem matricial com saliencias de polimero

Country Status (10)

Country Link
US (1) US5929516A (pt)
EP (2) EP0971405A3 (pt)
JP (2) JP3112949B2 (pt)
KR (1) KR100279196B1 (pt)
AT (1) ATE194249T1 (pt)
DE (1) DE59508519D1 (pt)
DK (1) DK0782765T3 (pt)
ES (1) ES2148564T3 (pt)
PT (1) PT782765E (pt)
WO (1) WO1996009646A1 (pt)

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2794678B2 (ja) 1991-08-26 1998-09-10 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
US6249048B1 (en) * 1997-03-21 2001-06-19 Siemens N.V. Polymer stud grid array
ES2170272T3 (es) * 1995-10-16 2002-08-01 Siemens Nv Carcasa de matriz de protuberancias polimeras para sistemas de conexiones de microondas.
JP3037440B2 (ja) * 1995-10-16 2000-04-24 シーメンス エヌ フェー ポリマースタッド−グリッドアレイ
US6072239A (en) 1995-11-08 2000-06-06 Fujitsu Limited Device having resin package with projections
US6159770A (en) * 1995-11-08 2000-12-12 Fujitsu Limited Method and apparatus for fabricating semiconductor device
US6329711B1 (en) 1995-11-08 2001-12-11 Fujitsu Limited Semiconductor device and mounting structure
US6376921B1 (en) 1995-11-08 2002-04-23 Fujitsu Limited Semiconductor device, method for fabricating the semiconductor device, lead frame and method for producing the lead frame
JPH10135613A (ja) * 1996-10-28 1998-05-22 Ngk Spark Plug Co Ltd 配線基板
US6040618A (en) 1997-03-06 2000-03-21 Micron Technology, Inc. Multi-chip module employing a carrier substrate with micromachined alignment structures and method of forming
JP2934202B2 (ja) * 1997-03-06 1999-08-16 山一電機株式会社 配線基板における導電バンプの形成方法
EP0968631B1 (de) * 1997-03-11 2001-11-28 Siemens S.A. Verfahren zur bildung metallischer leitermuster auf elektrisch isolierenden unterlagen
TW411741B (en) * 1997-08-22 2000-11-11 Siemens Ag Method to produce a conductive transverse-connection between two wiring-areas on a substrate
DE69807406T2 (de) 1997-10-01 2003-04-24 Nippon Shokubai Co. Ltd., Osaka Verfahren zur Herstellung von Alkylamino-(meth)Acrylat und eine Vorrichtung dafür
JP3097653B2 (ja) 1998-04-17 2000-10-10 日本電気株式会社 半導体装置用パッケージおよびその製造方法
WO1999063589A1 (de) * 1998-06-02 1999-12-09 Siemens S.A. Pad grid array und verfahren zur herstellung eines derartigen pad grid arrays
TW420853B (en) * 1998-07-10 2001-02-01 Siemens Ag Method of manufacturing the wiring with electric conducting interconnect between the over-side and the underside of the substrate and the wiring with such interconnect
FR2781309B1 (fr) * 1998-07-15 2001-10-26 Rue Cartes Et Systemes De Procede d'assemblage d'un microcircuit sur un support plastique
EP1161700A2 (en) 1999-03-16 2001-12-12 Framatome Connectors International Modular optoelectronic connector
WO2000072378A1 (de) * 1999-05-20 2000-11-30 Siemens Aktiengesellschaft Substrat mit mindestens zwei metallisierten polymerhöckern für die lötverbindung mit einer verdrahtung
ATE257103T1 (de) 1999-11-22 2004-01-15 Hirschmann Austria Gmbh Zünder
DE10025774A1 (de) * 2000-05-26 2001-12-06 Osram Opto Semiconductors Gmbh Halbleiterbauelement mit Oberflächenmetallisierung
DE10037292A1 (de) * 2000-07-31 2002-02-21 Siemens Ag Verfahren zur Herstellung von Anschlußsubstraten für Halbleiterkomponenten
DE10048489C1 (de) * 2000-09-29 2002-08-08 Siemens Ag Polymer Stud Grid Array und Verfahren zur Herstellung eines derartigen Polymer Stud Grid Arrays
US6872591B1 (en) 2000-10-13 2005-03-29 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with a conductive trace and a substrate
US6876072B1 (en) 2000-10-13 2005-04-05 Bridge Semiconductor Corporation Semiconductor chip assembly with chip in substrate cavity
DE10059176C2 (de) * 2000-11-29 2002-10-24 Siemens Ag Zwischenträger für ein Halbleitermodul, unter Verwendung eines derartigen Zwischenträgers hergestelltes Halbleitermodul sowie Verfahren zur Herstellung eines derartigen Halbleitermoduls
DE10059178C2 (de) * 2000-11-29 2002-11-07 Siemens Production & Logistics Verfahren zur Herstellung von Halbleitermodulen sowie nach dem Verfahren hergestelltes Modul
DE10062386A1 (de) * 2000-12-14 2002-07-04 Siemens Production & Logistics Zwischenträger für ein Halbleitermodul sowie Anordnung eines mit einem solchen Zwischenträger gebildeten Moduls auf einem Schaltungsträger
US6444489B1 (en) 2000-12-15 2002-09-03 Charles W. C. Lin Semiconductor chip assembly with bumped molded substrate
DE10163799B4 (de) * 2000-12-28 2006-11-23 Matsushita Electric Works, Ltd., Kadoma Halbleiterchip-Aufbausubstrat und Verfahren zum Herstellen eines solchen Aufbausubstrates
JP4604387B2 (ja) * 2001-04-24 2011-01-05 パナソニック電工株式会社 Ｉｃ実装用基板
DE10120256C1 (de) 2001-04-25 2002-11-28 Siemens Production & Logistics Anschlußgehäuse für ein elektronisches Bauelement
US6717126B1 (en) 2001-07-16 2004-04-06 Amkor Technology, Inc. Method of fabricating and using an image sensor package with reflector
US6686580B1 (en) 2001-07-16 2004-02-03 Amkor Technology, Inc. Image sensor package with reflector
DE10143520A1 (de) * 2001-09-05 2003-04-03 Siemens Dematic Ag Lösung und Verfahren zum Bearbeiten der Oberfläche von Kunststoffen, insbesondere von LCP-Substraten zur Verbesserung der Haftung von Metallisierungen und Verwendung einer derartigen Lösung
DE10145348C1 (de) * 2001-09-14 2003-03-27 Siemens Dematic Ag Zwischenträger für elektronische Bauelemente und Verfahren zur Lötkontaktierung eines derartigen Zwischenträgers
US6486549B1 (en) 2001-11-10 2002-11-26 Bridge Semiconductor Corporation Semiconductor module with encapsulant base
US6666693B2 (en) 2001-11-20 2003-12-23 Fci Americas Technology, Inc. Surface-mounted right-angle electrical connector
US6638082B2 (en) 2001-11-20 2003-10-28 Fci Americas Technology, Inc. Pin-grid-array electrical connector
DE10201643A1 (de) * 2002-01-17 2003-05-08 Siemens Dematic Ag Anschlußträger für ein elektronisches Bauelement und unter Verwendung eines derartigen Anschlußträgers gebildetes Bauelement-Modul
DE10202145A1 (de) * 2002-01-21 2003-05-08 Siemens Dematic Ag Verfahren zur Herstellung von Anschlußsubstraten für elektronische Bauelemente
GB2387714A (en) * 2002-04-19 2003-10-22 Denselight Semiconductors Pte Mount for a semiconductor device
DE10217698B4 (de) * 2002-04-20 2008-04-24 Festo Ag & Co. Elektrische Schaltanordnung mit einem spritzgegossenen Schaltungsträger
DE10217700A1 (de) * 2002-04-20 2003-11-06 Festo Ag & Co Spritzgegossener Schaltungsträger und damit ausgestattete elektrische Schaltungsanordnung
DE10223203B4 (de) * 2002-05-24 2004-04-01 Siemens Dematic Ag Elektronisches Bauelement-Modul und Verfahren zu dessen Herstellung
DE10225431A1 (de) * 2002-06-07 2004-01-08 Siemens Dematic Ag Verfahren zur Anschlußkontaktierung von elektronischen Bauelementen auf einem isolierenden Substrat und nach dem Verfahren hergestelltes Bauelement-Modul
DE10227305A1 (de) * 2002-06-19 2003-09-04 Siemens Dematic Ag Elektrisches Mehrschicht-Bauelement-Modul und Verfahren zu dessen Herstellung
EP1383360B1 (de) 2002-07-18 2007-01-03 FESTO AG & Co Spritzgegossener Leiterträger und Verfahren zu seiner Herstellung
DE10308095B3 (de) * 2003-02-24 2004-10-14 Infineon Technologies Ag Elektronisches Bauteil mit mindestens einem Halbleiterchip auf einem Schaltungsträger und Verfahren zur Herstellung desselben
US7052763B2 (en) * 2003-08-05 2006-05-30 Xerox Corporation Multi-element connector
US20050031840A1 (en) * 2003-08-05 2005-02-10 Xerox Corporation RF connector
DE10355921B4 (de) * 2003-11-29 2005-12-22 Festo Ag & Co. Elektrische Schaltungsanordnung mit einem elektronischen Chip in einer Aufnahmevorrichtung des Schaltungsträgers
DE102004026596A1 (de) * 2004-06-01 2006-03-02 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Leistungshalbleiteranordnung
DE102004035284B4 (de) * 2004-07-21 2008-10-02 Festo Ag & Co. Kg Positionssensoranordnung mit mehreren in einer Reihe angeordneten, magnetfeldsensitiven Sensoren, insbesondere Hall-Sensoren
US20070109756A1 (en) * 2005-02-10 2007-05-17 Stats Chippac Ltd. Stacked integrated circuits package system
DE102005046008B4 (de) * 2005-09-26 2007-05-24 Infineon Technologies Ag Halbleitersensorbauteil mit Sensorchip und Verfahren zur Herstellung desselben
US7928582B2 (en) * 2007-03-09 2011-04-19 Micron Technology, Inc. Microelectronic workpieces and methods for manufacturing microelectronic devices using such workpieces
JP5221315B2 (ja) * 2008-12-17 2013-06-26 新光電気工業株式会社 配線基板及びその製造方法
US8974869B2 (en) * 2010-01-26 2015-03-10 Robert Hamilton Method for improving plating on non-conductive substrates
DE102011109006A1 (de) * 2011-07-29 2013-01-31 Epcos Ag Gehäuse für einen Halbleiterchip und Halbleiterchip mit einem Gehäuse
DE102014206608A1 (de) * 2014-04-04 2015-10-08 Siemens Aktiengesellschaft Verfahren zum Montieren eines elektrischen Bauelements, bei der eine Haube zum Einsatz kommt, und zur Anwendung in diesem Verfahren geeignete Haube
DE102014206601A1 (de) * 2014-04-04 2015-10-08 Siemens Aktiengesellschaft Verfahren zum Montieren eines elektrischen Bauelements, bei der eine Haube zum Einsatz kommt, und zur Anwendung in diesem Verfahren geeignete Haube
DE102015005205A1 (de) * 2015-04-23 2016-10-27 Multiple Dimensions Ag Trägerkörper zur Aufnahme elektronischer Schaltungen
CN114743935B (zh) * 2022-04-11 2024-08-30 中国工程物理研究院电子工程研究所 一种改善大功率器件封装互连层缺陷的方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3271507A (en) * 1965-11-02 1966-09-06 Alloys Unltd Inc Flat package for semiconductors
US3483308A (en) * 1968-10-24 1969-12-09 Texas Instruments Inc Modular packages for semiconductor devices
JPS5923548A (ja) * 1982-07-30 1984-02-07 Fujitsu Ltd 半導体装置
US4843188A (en) * 1986-03-25 1989-06-27 Western Digital Corporation Integrated circuit chip mounting and packaging assembly
WO1989000346A1 (en) * 1987-07-01 1989-01-12 Western Digital Corporation Plated plastic castellated interconnect for electrical components
DE3732249A1 (de) * 1987-09-24 1989-04-13 Siemens Ag Verfahren zur herstellung von dreidimensionalen leiterplatten
US5072283A (en) * 1988-04-12 1991-12-10 Bolger Justin C Pre-formed chip carrier cavity package
US4943346A (en) * 1988-09-29 1990-07-24 Siemens Aktiengesellschaft Method for manufacturing printed circuit boards
US5081520A (en) * 1989-05-16 1992-01-14 Minolta Camera Kabushiki Kaisha Chip mounting substrate having an integral molded projection and conductive pattern
US5128746A (en) * 1990-09-27 1992-07-07 Motorola, Inc. Adhesive and encapsulant material with fluxing properties
US5081325A (en) * 1990-10-12 1992-01-14 Lyondell Petrochemical Company Purification of unsaturated hydrocarbon streams containing styrenics
US5104480A (en) * 1990-10-12 1992-04-14 General Electric Company Direct patterning of metals over a thermally inefficient surface using a laser
US5245750A (en) * 1992-02-28 1993-09-21 Hughes Aircraft Company Method of connecting a spaced ic chip to a conductor and the article thereby obtained
JP2833326B2 (ja) * 1992-03-03 1998-12-09 松下電器産業株式会社 電子部品実装接続体およびその製造方法
US5650662A (en) * 1993-08-17 1997-07-22 Edwards; Steven F. Direct bonded heat spreader

Also Published As

Publication number Publication date
EP0971405A3 (de) 2000-05-10
DE59508519D1 (en) 2000-08-03
US5929516A (en) 1999-07-27
ES2148564T3 (es) 2000-10-16
ATE194249T1 (de) 2000-07-15
JPH09511873A (ja) 1997-11-25
EP0782765B1 (de) 2000-06-28
WO1996009646A1 (de) 1996-03-28
KR100279196B1 (ko) 2001-02-01
JP3330114B2 (ja) 2002-09-30
JP3112949B2 (ja) 2000-11-27
EP0971405A2 (de) 2000-01-12
KR970706605A (ko) 1997-11-03
EP0782765A1 (de) 1997-07-09
JP2000228460A (ja) 2000-08-15
DK0782765T3 (da) 2000-11-06

Similar Documents

Publication Publication Date Title
PT782765E (pt) Embalagem matricial com saliencias de polimero
US6838754B2 (en) Multi-chip package
US5736780A (en) Semiconductor device having circuit pattern along outer periphery of sealing resin and related processes
US4618739A (en) Plastic chip carrier package
US5650593A (en) Thermally enhanced chip carrier package
US5262927A (en) Partially-molded, PCB chip carrier package
US5018005A (en) Thin, molded, surface mount electronic device
US5434750A (en) Partially-molded, PCB chip carrier package for certain non-square die shapes
US6441498B1 (en) Semiconductor substrate and land grid array semiconductor package using same
KR100186309B1 (ko) 적층형 버텀 리드 패키지
US5053357A (en) Method of aligning and mounting an electronic device on a printed circuit board using a flexible substrate having fixed lead arrays thereon
US5397916A (en) Semiconductor device including stacked die
ES2242704T5 (es) Conjuntos de chips semiconductores, procedimientos de fabricación de los mismos y componentes para los mismos
US5200366A (en) Semiconductor device, its fabrication method and molding apparatus used therefor
US7098078B2 (en) Microelectronic component and assembly having leads with offset portions
KR20040062764A (ko) 칩 스케일 적층 패키지
US6122172A (en) Polymer stud grid array
US6249048B1 (en) Polymer stud grid array
KR101003654B1 (ko) 반도체 패키지용 트랜스포머
US6518088B1 (en) Polymer stud grid array
KR100237895B1 (ko) 저가 수지 몰드 반도체 장치
KR19980068343A (ko) 가요성 회로 기판을 이용한 칩 스케일 반도체 패키지 및 그 제조 방법
KR20060074146A (ko) 반도체 패키지 모듈
KR20010062929A (ko) 적층 칩 패키지
KR100470387B1 (ko) 적층 칩 패키지