PT97557B - Aparelho para executar selectivamente uma de uma pluralidade de funcoes de transferencia - Google Patents
Aparelho para executar selectivamente uma de uma pluralidade de funcoes de transferencia Download PDFInfo
- Publication number
- PT97557B PT97557B PT97557A PT9755791A PT97557B PT 97557 B PT97557 B PT 97557B PT 97557 A PT97557 A PT 97557A PT 9755791 A PT9755791 A PT 9755791A PT 97557 B PT97557 B PT 97557B
- Authority
- PT
- Portugal
- Prior art keywords
- signal
- values
- function
- input
- output
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/12—Systems in which the television signal is transmitted via one channel or a plurality of parallel channels, the bandwidth of each channel being less than the bandwidth of the television signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/20—Circuitry for controlling amplitude response
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Picture Signal Circuits (AREA)
- Networks Using Active Elements (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Transmitters (AREA)
- Processing Of Color Television Signals (AREA)
- Feedback Control In General (AREA)
- Complex Calculations (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
- Oscillators With Electromechanical Resonators (AREA)
- Dram (AREA)
- Peptides Or Proteins (AREA)
- Nitrogen Condensed Heterocyclic Rings (AREA)
- Preparation Of Compounds By Using Micro-Organisms (AREA)
- Electrotherapy Devices (AREA)
- Control Of El Displays (AREA)
- Filters And Equalizers (AREA)
- Reduction Or Emphasis Of Bandwidth Of Signals (AREA)
- Studio Circuits (AREA)
Description
MEMÓRIA DESCRITIVA
Este invento refere-se a circuitos do tipo que utiliza dispositivos de memória para executar as funções de transferência desejadas. Um exemplo de tais circuitos é um compressor-expansor adaptativo, que utiliza uma memória programada com uma pluralidade de funções de compressão-expansão, em que o sinal a ser comprimido-expandido é aplicado como códigos de endereço ao dispositivo de memória.
É conhecido na arte de processamento de sinal digital a utilização de dispositivos de memória como elementos funcionais. 0 dispositivo de memória é programado nas respectivas localizações de memória, com valores que correspondem aos valores de endereço transformados por uma função de transferência desejada. Por exemplo, se é desejado escalonar um sinal digital com um valor particular, cada localização de memória é programada com um valor igual ao endereço da localização de memória particular, multiplicado pelo valor de escalonamento. 0 arranjo pode ser tornado adaptativo segmentando-se o dispositivo de memória em tabelas, cada uma das quais corresponde aos valores de endereço, que são multiplicados por um factor de escala diferente. A tabela particular, utilizada num qualquer dado momento, permite o acesso anexando bits de controlo aos códigos de endereço.
Nem todas as funções de transferência podem ser realizadas por elementos de memória de um modo eficaz em relação aos custos. Inversamente, algumas funções de transferência podem apenas ser realizadas utilizando-se memórias programadas. Infelizmente os dispositivos de memória podem tornar-se indesejavelmente grandes. Considere-se, por exemplo, um arranjo adaptativo que processa amostras de 8 bits, uma memória com a precisão de 8 bits, e sinais de controlo adaptativo de 8 bits. A memória necessária inclui 28 tabelas que tenham 28 localizações de memória de 8 bits cada, ou uma capacidade total de memória de 524288 bits. Uma memória desta dimensão imporá ao arranjo custos apreciáveis.
488
RCA 85 751/85 751A presente inventor concebeu que para certas famílias de funções de transferência que são implementadas em arranjos adaptativos, as necessidades de memória podem ser significativamente reduzidas. Isto é conseguido, armazenando-se na memória valores que correspondem apenas a uma função de transferência representativa. Então deslocando-se apropriadamente o sinal aplicado à memória e/ou escalonando os valores fornecidos à memória ou pela mesma, podem ser efectivamente realizadas respostas, que correspondem a outras da família de funções de transferência.
presente invento é um arranjo adaptativo para processar um sinal, de acordo com um sinal seleccionado de uma pluralidade de funções de transferência. Um dispositivo de memória é programado nas respectivas localizações de endereço com valores que correspondem aos valores de endereço transformados por uma função de transferência, representativa de uma família de funções de transferência.
sinal é aplicado ao acesso de entrada de endereço do dispositivo de memória através de um circuito de desfasagem de sinal e/ou circuitos de escalonamento de sinal, e o sinal transformado permite o acesso a partir do dispositivo de memória. Meios, que respondem a um sinal de controlo, aplicam valores de desfasagem apropriados aos respectivos circuitos de desfasagem de sinal e/ou valores de escalonamento aos circditos de escalonamento para efectuarem a transformação do sinal aplicado pela função desejada de uma família de funções de transferência.
A figura 1 é um gráfico de uma parte de uma família de características de transferência que pode ser realizada pelo presente invento.
As figuras 2 e 3 são gráficos de uma única característica de transferência representativa da família de características representada na figura 1 e conveniente para descrever a operação do Invento.
As figuras 4, 5 e 8 são diagramas de blocos de concretizaΊ2. 488
RCA 85 751/85 751A
ções alternativas do invento.
As figuras 6 e 7 sao diagramas de blocos de arranjos de compressão-expansão alternativos em que, quer o compressor-expansor directo, quer o compressor-expansor inverso quer ambos podem ser realizados pelos circuitos, de acordo com o presente invento.
A figura 9 é um diagrama de blocos de uma concretização adicional do invento.
As figuras 10 e 11 são diagramas de blocos de circuitos de compressão-expansão adaptativos alternativos, que utilizam os circuitos representados na figura 9.
A figura 12 é um diagrama de blocos de um circuito adaptativo de pico que concretiza o invento.
Descrição Detalhada invento é descrito abaixo num ambiente de um arranjo de compressão-expansão; contudo, a sua utilidade não está restrita a esta utilização. Apreciar-se-á que o invento é aplicável a qualquer arranjo que necessite de funções de transferência selecionáveis, funções de transferência que se adaptem a uma família de funções que possam ser substancialmente derivadas de uma única função de transferência representativa.
Referindo a figura 1, que representa graf icamentfs uma família de curvas, que representa uma pluralidade de funções de transferência comprímidas-expandidas. Cada curva representa um relacionamento particular de entrada/saída, que pode ser empregue para condições de sinal particulares. Por exemplo, se é sabido que para um intervalo de tempo particular o mais provável é o sinal de entrada ter valores de 50 ± (sendo um valor pequeno), então a curva designada por TF1 pode representar o relacionamento desejado de entrada-saída. Alternativamente, se para um intervalo de tempo particular o sinal de entrada é
488
RCA 85 751/85 751A esperado ter um valor de 0+ , então a curva designada por TF2 pode representar o desejado relacionamento de entrada-saída. A partir da figura pode ser visto, que as curvas têm o mesmo formato geral que a curva TF1 ou uma parte de TF1. A curva designada por TF3 é semelhante à curva TF1, mas deslocada para a direita e para cima. A curva TF4 é semelhante à curva TF1, mas deslocada para a esquerda e para baixo, etc. Deve-se notar, além disso, que se a curva TF4 é deslocada para a esquerda e para baixo de 100 unidades, a combinação das curvas TF2 e TF4 terá o mesmo formato geral que a curva TF1. Finalmente, deve assumir-se que as curvas mostradas representam apenas uma pequena parte da família das funções de transferência desejadas, isto é, que existe efectivamente entre as curvas TF2 e TF4 um grande número de curvas.
A gama dinâmica dos valores de saída para a família de funções de transferência é igual à gama dinâmica dos valores de entrada possíveis. Isto é, uma característica dos arranjos de compressor-expansor exemplificativos descritos aqui em seguida, mas nao é um requisito do invento.
Referindo a figura 2 que representa uma função de transferência STF representativa da família das funções de transferência mostradas na figura 1. Neste exemplo, a função de transferência normalizada STF pode ser derivada da combinação das funções de transferência TF2 e TF4 ligadas extremo-a-extremo. Deve notar-se que na figura 2 a gama dinâmica de entrada e saída é duas vezes a gama dinâmica de entrada e saída da função de transferência da figura 1. f
Deve assumir-se que um dispositivo de memória está programado para fazer sair valores indicados pela função de transferência STF para os níveis de entrada correspondentes aplicados como códigos de endereço aos seus acessos de entrada de endereço. Deve-se assumir, além disso, que o sinal de entrada tem uma gama dinâmica de 0 a 100, e que é o desejado realizar a função de transferência TF1.
ponto de inflexão da curva TF1 está num nível de entrada
488
RCA 85 751/85 751A /1' de 50. 0 ponto de inflexão da curva STF está num nível de entrada de zero. Para aplicar a função de transferência no ponto de inflexão da curva STF ao nível do sinal de entrada de 50, o sinal de entrada é desfasado de 50 unidades negativas. 0 desfasamento do sinal de entrada aplicado ao dispositivo de memória pelas 50 unidades estabeleceu a gama dinâmica dos níveis de entrada aplicados à memória de - 50 a + 50 unidades. A gama dinâmica de 100 unidades cai entre as linhas a tracejado designadas por AA. A gama dinâmica de saída desejada é de 100 unidades para as funções de transferência mostradas na figura 1. Contudo, é visto a partir da figura 2 que a gama dinâmica de saída produzida pela função de transferência STF para a gama de entrada entre as linhas AA é, aproximadamente, de 150 unidades. A gama dinâmica do sinal de saída pode ser constrangida para 100 unidades escalonando os valores de saída fornecidos pela memória pelo factor de 100/150 ou 2/3. 0 escalonamento dos valores de saída constrange a gama dinâmica a cair entre as linhas a tracejado BB na figura 2, e produz a função de transferência designada por TF1’. Dependendo do processo de geração da curva STF, relativo à conformidade da família de funções de transferência para uma curva única, a função de transferência TF1’ conformar-se-á exactamente à função TF1 ou variará muito aproximadamente da função TF1.
Há um requisito adicional para tornar os valores de saída escalonados (TF1’) de acordo com a função de transferência TF1. A gama dinâmica de saída dos valores escalonados é de - 50 a + 50 unidades. A gama dinâmica de saída desejada é de 0 a 100 unidades. Assim os valores de saída escalonados devem ser desfasados de 50 unidades positivas.
Deve referii—se a figura 3 e assumii—se que a função de transferência desejada é TF2. Assumindo que o ponto de inflexão da curva TF2 está em zero unidades, e que o ponto de inflexão da curva STF está em 0 unidades, a gama dos níveis de entrada aplicados à memória está na gama entre as linhas a tracejado C,C. Esta gama é de 0 a 100 unidades tanto para a figura 1 como para a figura 2, assim não é requerido aplicai—se qualquer desfasagem ao
488
RCA 85 751/85 751A
sinal de entrada aplicado à memória. Entre as linhas a tracejado C,C, a gama dinâmica de saída definitiva pela curva STF é de 100 unidades, assim não é requerido o escalonamento dos valores de saída. Além do mais, não é requerida a aplicação de qualquer desfasagem aos valores de saída.
A função de transferência TF4 é realizada, utilizando-se a parte da curva STF à esquerda da linha a tracejado C centrada na unidade zero. Neste exemplo, os valores de entrada de sinal devem ser desfasados de 100 unidades negativas e os valores de saída de sinal devem ser desfasados de 100 unidades positivas. Contudo, não é requerido escalonamento dos valores de saída.
Deve assumir-se que todas as funções de transferência da família desejada e a função representativa são monotónicas. 0 valor de desfasagem de entrada 10^ é determinado por uma comparação entre a função desejada e a função representativa. Esta pode ser executada gráfica ou numericamente, dependendo do formato ou simetria das funções. Deve assumii—se que o valor de saída fornecido pela função normalizada STF para um valor de entrada x é F(x). Deve assumir-se ainda, além disso, que a gama do sinal de entrada se prolonga desde um valor mínimo xn para um máximo χχ e que a gama dinâmica de saída desejada para as respectivas funções da família das funções é ORj_. 0 factor de escala G^ para a função particular seleccionada é determinado a partir da relação
Gj = 0Ri/(F(xx - IOj) - F(xn - IOi)) (D onde (F(xx - 10^) e F(xn - 10^) correspondem aos valores máximo e mínimo fornecidos de acordo com a função STF para a gama de entrada desfasada. 0 quociente representa a razão entre a gama dinâmica de saída desejada e a gama dinâmica de saída da função STF para uma dada gama de valores de entrada aplicados à entrada de endereço de memória.
valor de desfasagem de saída 00^ é determinado como se segue para um arranjo em que o escalonamento precede a aplicação
1'
488
RCA 85 751/85 751A
do valor de desfasagem de saída. Deixa-se Fj_(xn) igual ao nível de saída máximo para a respectiva função de transferência desejada. Então é desejado que Fi' <xn) = Gi x F<xn I0i’ + °°i (2)
OU
OOi = Fi’ (xn) - Gi x F(xn - IOi) (3) desfasamento de saída pode ser executado antes da escalonamento. Neste caso os factores de escala Gi, não mudam mas os valores 00i’ respectivos são diferentes. Os valores 00i’ são determinados a partir da relação
F’i(xn) = Gi x (F(xn - IOi) + 00±) (4) ou
0°i’ = Fi’(xn)/Gi - F(xn - IOi) (5)
Os valores G^ 00i e IOi são pré-programados numa segunda memória que é endereçada por um sinal de controlo Ci em intervalos de tempo apropriados. Os valores Gi, 00i e IOi que respondem aos sinais de controlo Ci, são aplicados aos circuitos acoplados no circuito de sinal com a memória de função de transferência para executarem as funções de desfasagem e escalonamento desejadas.
Considerando amostras de entrada de 8 bit, amostras decaída de 8 bit e 28 funções de transferência diferentes, a memória requerida pelo presente arranjo é calculada como se segue. A memória para armazenar a função normalizada tem 2^ x 8 - 4096 bits (nota-se que a memória STF tem duas vezes a gama dinâmica de entrada). Cada um das 2θ funções de transferência requer três valores (Gi, 00i e IOi), que são assumidos de modo a serem de 8 bits, para um total de 8x3x28 = 6144 bits. 0 montante total dos bits do arranjo é de 10240 bits ou um ganho de 514048 bits.
488
RCA 85 751/85 75ÍA
A figura 4 representa uma concretização do aparelho para a realização do invento. Na figura presume-se que os sinais são sinais modulados de código de impulsos de bits paralelos (por exemplo PCM binário), e as ligações são bus condutores paralelos. 0 sinal a ser processado é aplicado a um terminal de entrada 10 e valores de controlo C^ sao aplicados a um terminal de controlo 20. Os valores de controlo podem ser derivados de várias fontes, dependendo da função a ser executada. Por exemplo, se a função processo é de compressão-expansão de sinal, os valores de controlo podem representar a relação sinal/ruído do sinal de entrada e ser derivado do aparelho de sinal/ruído (não mostrado). Alternativamente, os valores de controlo podem representar as previsões do nível do sinal de entrada e serem fornecidos através de técnicas de probabilidades máxima, técnicas de erro quadrado médio ou processos de previsão linear, etc. 0 sinal de entrada é acoplado aos circuitos de desfasagem de sinal 12, mostrados como um subtractor. Valores de saída do circuito de desfasagem de entrada 12 são aplicados ao acesso de entrada de endereço de uma memória apenas de leitura (ROM) 14 que é pré-programada por uma função de transferência, representativa de uma família de funções de transferência. A ROM 14 fornece valores de amostra de saída a um circuito de escalonamento 16. A amostras escalonadas, geradas pelo circuito de escalonamento 16 estão acopladas aos circuitos de desfasagem de saída 18, mostrados como um adicionador. 0 sinal de saída dos circuitos de desfasagem de saída corresponde ao sinal de entrada transformado pela função de transferência desejada.
sinal de controlo é acoplado a uma ROM 22 de controlo que é pré-programada com os respectivos valores de desfasagem e factor de escala 10^, 00^ e G^, que correspondem aos respectivos sinais de controlo C^. A ROM fornece valores de desfasagem de entrada 10^ aos circuitos 12 de desfasagem de entrada, valores de desfasagem de saída 00^ aos circuitos 18 de desfasagem de saída, e factores de escala G| ao circuito de escalonamento 16. Deve notar-se que os circuitos de desfasagem 12 e 18 podem ser realizados por circuitos quer de adição quer de subtracção de sinal, com a escolha apropriada da polaridade dos valores de
488
RCA 85 751/85 751A —10— desfasagem programados na ROM de controlo 22.
A figura 5 representa uma segunda concretização, em que o circuito de escalonamento 32 e os circuitos de desfasagem de saída 30 são acoplados em ordem inversa, relativamente aos circuitos de escalonamento e de desfasagem 16 e 18 na figura 4. Além do mais, a ROM de controlo está dividida em dois circuitos ROM, a R0M1 controlo e a R0M2 de controlo. Uma diferença adicional é a aplicação do bit de sinal ou polaridade da amostra, fornecida pelos circuitos de desfasagem de entrada 12 e um bit de endereço extra à R0M2 de controlo.
Considere-se primeiro que o bit de sinal não está ligado à R0M2 de controlo. A R0M1 de controlo está programada com valores de desfasagem 10^ e responde aos sinais de controlo C^. A R0M2 de controlo está programada com valores de desfasagem 00^ e factores de escala Gp e o arranjo fornece a mesma correspondência de sinal de entrada/saída que a dos circuitos da figura 4.
Considere-se em seguida que é possível prever o valor instantâneo do sinal de entrada e que há uma função de transferência para cada valor de sinal de entrada. Neste caso a ROM1 de controlo pode ser eliminada. O sinal previsto corresponde ao sinal de controlo C^, e é aplicado directamente ao subtractor 12 e à entrada de endereço da R0M2 de controlo. Um exemplo deste tipo de arranjo é mostrado na figura 6.
A figura 6 representa um arranjo de modulação de código de impulso diferencial (DPCM), com circuitos de compressão-expansão adaptativa, incluídos no circuito fechado DPCM. 0 sinal de entrada é aplicado a um primeiro terminal de entrada de um subtractor 605. Um sinal de video previsto é acoplado a um segundo terminal de entrada do subtractor 605, cuja saída é acoplada a um compressor-expansor adaptatívo 612. 0 sinal de video previsto é substancialmente igual ao sinal no mesmo ponto pixel no quadro de imagem anterior. 0 sinal de saída do subtractor 605 é, assim, igual à diferença dos pixels correspondentes, em sucessivos quadros e terá nominalmente um valor pequeno. O sinal de saída do
Ί2. 488
RCA 85 751/85 751A .11 ssasTS® compressor-expansor 612 é acoplado a um compressoí—expansor inverso 620. 0 sinal de saída do compressor-expansor inverso 620 é acoplado a um integrador, que incluí um adicionador 640, um circuito de escalonamento 630 e elementos de atraso 650 e 662. 0 atraso imposto pela combinação de elementos 630, 650 e 662 é exactamente um intervalo de quadro. O integrador integra as diferenças de sinal, fornecidas pelo subtractor 605 para reconstruir o sinal video de uma maneira conhecida. 0 sinal integrado a partir do elemento de atraso 650 está acoplado, tal como o sinal de vídeo previsto, ao subtractor 605. 0 atraso de processamento total imposto pelos elementos acoplados em série entre a saída e os segundos terminais de entrada do subtractor 605 é substancialmente um intervalo de quadro. Os elementos de atraso 610, 614 e 616 estão incluídos no arranjo, para compensarem atrasos na geração de sinais de controlo para os compressores-expansores adaptativos 612 e 620.
sinal de vídeo de entrada e o sinal de video previsto estão acoplados a um segundo subtractor 655, que produz diferenças de saída iguais às diferenças geradas pelo subtractor 604. 0 sinal de saída do subtractor 655 é, assim, uma previsão exacta do sinal de entrada, aplicado ao compressor-expansor directo 612. Assim, o compressor-expansor directo 612 pode ser implementado pelos circuitos da figura 5, eliminanda-se a ROM 1 de controlo e aplicando a saída do subtractor 655 directamente ao subtractor 12 (figura 4) e também como sinal de controlo do acesso de entrada de endereços da ROM 2 de controlo. Como representado na figura 6 os circuitos fornecem o sinal DPCM na SAIDA para transmissão ou processamento adicional.
Dependendo das funções de transferência implementadas pelo elemento 612, pode ser necessário filtrar os sinais de controlo aí aplicados, para impedir que o arranjo se torne instável e que apresente, por exemplo, ciclos limite. Este filtro adicional é mostrado como o elemento 615 desenhado a tracejado.
Alternativamente, se é desejado fornecer os sinais video comprimidos-expandidos como sinal de saída em vez de um sinal
488
RCA 85 751/85 751A
4*
DPCM comprimido-expandido, o arranjo da figura 6 pode ser alterado como mostrado na figura 7. 0 compressoí—expansor da figura 5, com excepção da ROM 1 de controlo, é utilizado como um compressor-expansor directo. 0 sinal de video comprimido-expandido do circuito de escalonamento 32 é utilizado como um sinal de saída SAIDA, e está acoplado a um compressor-expansor inverso 70, que restabelece o sinal de video comprimido-expandido à forma original. 0 sinal de video do compressor-expansor inverso 70 está acoplado a um circuito de atraso 72 e o sinal de video atrasado é aplicado, por exemplo, a um filtro espacial 74. 0 filtro espacial 74 em cooperação com o elemento de atraso 72, fornece uma estimativa do sinal de entrada. Esta estimativa pode ser formada como a média de um número de pixels, que ocorrem num campo ou quadro anterior, e cuja média corresponde à localização do pixel, representada pela amostra de sinal de entrada corrente.
sinal estimado é aplicado como os valores de desfasagem de entrada 10^ aos circuitos de desfasagem 12 e também como os valores de controlo ao acesso de entrada de endereço da R0M2 de controlo.
Referindo outra vez a figura 5, o arranjo será descrito, com a inclusão do bit de sinal, a partir do subtractor 12. Neste caso a ROM 2 de controlo incluirá duas tabelas, contendo cada uma os valores 00^ e G^. A utilização do bit de sinal é para modificar a função de transferência, de modo que, quando o sinal de entrada iguala o valor 10^, o sinal de saída igualará 10^. Com efeito, o sinal de entrada passa através do arranjo inalterado, quando é igual a 10^. A ROM 2 de controlo inclui uma primeira tabela de valores de factor de escala Gl^ e valores de desfasagem de saída 001^ que respondem aos sinais de controlo Cj e um bit de sinal que representa uma polaridade negativa. Os valores Gl^ e 001^ são dados por
Glj = -I0i / F(I0i) ooij - -IOj / Gl£ (6) (7)
Ί2. 488
RCA 85 751/85 751A , -j ~~ /
J, - ta»
Além do mais, a ROM 2 de controlo inclui uma segunda tabela valores de factor de escala G2^ e valores de desfasagem de saída 002j_, que respondem aos valores de controlo e um sinal de bit de sinal, que representa um valor positivo. Os valores G2^ e
002| são dados por
G2j = (χχ - IOi)/F(xx - Ι0£) (8)
002^ - -I0Í/G2Í (9) onde χχ é o limite superior da gama dinâmica do sinal de entrada.
A figura 8 representa um arranjo para executar a função inversa do arranjo da figura 5. Uma função inversa pode ser realizada por um arranjo semelhante ao da figura 5, com programação apropriada dos respectivos elementos de memória. Contudo, se é desejado tanto uma função directa como uma função inversa num único circuito, como representado na figura 6, é desejável minimizar o suporte físico. A quantidade de suporte físico pode ser minimizada se tanto a função directa como a função inversa utilizarem ROM de controlo comuns. A disposição dos circuitos de função inversa, como representado na figura 8, permite, pelo menos, a utilização de valores de desfasagem de saída 00^ comuns e valores de desfasagem de entrada 10^ comuns, tanto para os circuitos de função directa como para os de função inversa.
Na figura 8 o sinal de entrada é aplicado a um circuito de escalonamento 52, no qual o mesmo é escalonado por valores 1/G^ cujos valores são os recíprocos dos valores G^ armazenados na ROM 1 de controlo (figura 5). Os valores de sinal de entrada escalonados são aplicados aos circuitos de desfasagem 54, no qual os mesmos são deslocados por valores 00|, cujos valores são iguais aos valores de desfasagem de saída, armazenados na ROM 2 de controlo (figura 5). Os valores 1/G^ e 00^ são fornecidos por uma ROM 60 de controlo que responde aos sinais de controlo Cj_, sinais C| que são equivalentes aos valores de controlo aplicados à ROM 1 de controlo e à ROM 2 de controlo (figura 5).
488
RCA 85 751/85 751A
--14- sinal de entrada escalonado e desfasado é aplicado como códigos de endereço a uma função de transferência ROM 56. A ROM 56 é programada pela mesma função STF do que a da ROM 14 na figura 5, apenas rodada. Isto é, considerando a figura 2, os valores, que correspondem aos níveis de entrada, são programados em localizações de endereços, que correspondem aos respectivos níveis de saída.
As amostras de sinais de saída, fornecidas pela ROM de função de transferencia 56, são acopladas a um circuito de desfasagem 58, no qual as amostras de saída são desfasadas pelos valores 10^, que são equivalentes aos valores de desfasagem de entrada 10^ armazenados na ROM 1 de controlo (figura 5). Os valores 10^ são também fornecidos pela ROM 60 de controlo.
arranjo de função inversa pode também ser modificado, para responder a um sinal de controlo de polaridade. Este é indicado pelos circuitos auxiliares, incluindo o subtractor 61 desenhado a tracejado.
A figura 9 representa uma outra concretização do invento, que gerará uma família de funções de transferência, a partir de uma única função de transferência. Considere-se, por exemplo, a função Y(x) dada por
Y(x) - x/(l + x2n) (10) onde x corresponde ao sinal de entrada e N é um número inteiro. Y(x) é simetricamente movido em torno do zero, tem um valpr de zero em x ~ 0, tende para zero para valores de x maiores do que Xmax e menor do Xmin, e em que Xmax e Xmin são iguais a mais ou menos a 2ê raiz de l/(2N-l), respectivamente. Considere-se também que se deseja controlar adaptativamente os valores de x que definem Xmax e Xmin. Isto pode ser conseguido escalonando os valores de x aplicados ao circuito que executa a função Y(x). Por exemplo, se os valores de entrada x são escalonados pelo factor l/α, sendo a um valor positivo, tal que os circuitos, que executam a função Y(x), operam com valores de x/α, os valores de , s
ΤΖ 488
RCA 85 751/85 751Α Λ ;ν>...........
.....15χ que definem Xmax e Xmin são a vezes a 2ê raiz de (1/2N-1). Assim os pontos de ocorrência de Xmax e Xmin podem ser controlados mudando-se os valores de α. A fim de manter a gama dinâmica de saída do sinal Y(x) para a função da equação (10), os valores fornecidos pelo circuito de função podem ser escalonados pelo recíproco do factor de escala de entrada. A figura 9 mostra um circuito de geração de função adaptativo desta forma.
Na figura 9, as amostras de entrada são aplicadas a um circuito de escalonamento 90, no qual as amostras são escalonadas por um factor de escala l/α. As amostras escalonadas (x/α) são aplicadas a um circuito funcional 91, que pode ser uma ROM programada por uma função de transferência desejada. As amostras transformadas são acopladas a um circuito de escalonamento adicional 92, no qual as amostras transformadas sao escalonadas por um factor de escala a. 0 circuito de escalonamento fornece os valores de saída desejados. Assumindo que a função de transferência é executada pelos circuitos 91 corresponde à função definida pela equação 10, o circuito de escalonamento fornece amostras de saída da forma dada por
SAÍDA = x/(l + (x/a)2n) (íl) ou mais geralmente
SAÍDA = αΥ(Χ/α) (12)
Note-se, contudo, que para algumas aplicações, pode não ser necessário incluir o último circuito de escalonamento 92. f Além do mais, se é incluído o circuito de escalonamento 92, o factor de escala aplicado ao mesmo pode ter valores diferentes do recíproco dos valores aplicados ao circuito de escalonamento 90. Além disso, o factor de escala l/α, aplicado ao circuito de escalonamento 90 não significa que implique que os valores 1/a estejam limitados aos valores menores do que 1, mas pode incluir valores maiores do que 1. Os factores de escala e l/α podem ser fornecidos por uma ROM, que responde a sinais de controlo apropriados, ou por outros circuitos convenientes para promoverem
488
RCA 85 751/85 751A
.... j &...
a resposta adaptativa desejada.
A figura 10 representa uma concretização adicional do invento para fornecer uma pluralidade de funções de transferência, que utilizam um elemento (91) disposto para gerar uma única função de transferência. Na figura 10 (e figura 11) os elementos de circuito, que sao designados pelos mesmos números que os elementos de circuito na figura 9, sao semelhantes e operam da mesma maneira.
As amostras de entrada são aplicadas ao terminal de entrada diminuendo de um circuito subtractor 95 e ao terminal de entrada dos circuitos funcionais adaptativos 96. As amostras de saída dos circuitos 96 são acopladas ao terminal de entrada subtraendo do subtractor 95. 0 subtractor 95 fornece amostras de saída SAÍDA de acordo com a função
SAÍDA = x - βΥ(χ/α) (13)
Assuma-se que o elemento funcional 91 executa a função definida pela equação 10 e qUe o factor de escala β é igual a a. Neste exemplo, o sinal de saída é igual a
SAÍDA = x(l - 1/(1 + (x/a)2n)) (14)
Esta função é semelhante à função TF1 representada na figura 1, excepto que para valores maiores do sinal de entrada, o declive da curva tende em direcção a 1. 0 ponto de inflexão da curva é ajustável de acordo com os valores l/α, e a é aplicadp aos circuitos de escalonamento 90 e 92 respectivamente. Assuma-se de seguida que o factor de escala β é igual a b vezes a. (sendo b uma variável). Neste caso, o sinal de saída fornecido pelo subtractor 95 é dado por
SAÍDA - x(l - b/(l+(x/a)2n)) (15)
Esta disposição permite o estabelecimento do declive da curva em x = 0, para o valor (1-b). Notar que o valor N influencia a
Ί7 488
RCA 85 751/85 751Α ~1?~ í inclinação do declive no ponto de inflexão, quanto maior o valor de N tanto maior o declive.
A função definida pela equação 15 é útil num circuito de extracção de ruído adaptativo, em que o grau de atenuação ou de extracção é determinado pelo factor β, e a variação do sinal, através do qual é executada a extracção, é determinado pelo factor a. Os factores a e β podem ser seleccionados como uma função da relação sinal/ruído.
As funções definidas, quer pela equação (14) quer pela (15), são também úteis para executarem a compressão-expansão adaptativa, semelhante à função executada pelos circuitos da figura 8. Isto é os circuitos da figura 10 podem ser utilizados num receptor de comunicações, para executar uma função de compressão-expansão complementar do sinal que foi comprimido-expandido num transmissor.
A figura 11 representa os circuitos para executar a função complementar dos circuitos representados na figura 10. 0 circuitos da figura 10 tendem a comprimir os valores de sinal de amplitude menores e a expandir (amplificar) os valores de sinal de amplitude maior, embora os circuitos da figura 11 tendam a expandir os valores de sinal de amplitude menores e a comprimir valores de sinal de amplitude maiores.
A figura 12 representa uma aplicação adicional, em que o invento é utilizado para executar o controlo de alcance de pico de um sinal de detalhe vertical num receptor de televisão. Na figura 12, o sinal video composto é convertido para a forma digital num conversor de analógico para digital (A/D) e filtrado em pente para separar os componentes de luminância Y, e de crominância, C. 0 espectro de frequência inferior do componente de crominância filtrado em pente contém o detalhe de luminância vertical, que é separado pelo filtro passa banda/passa baixo, e adicionado outra vez ao sinal de luminância no adicionador 105, para fornecer um sinal de luminância restaurado. 0 sinal do detalhe vertical é também processado pelos circuitos 101, 102 e
488
RCA 85 751/85 751A ,r
103 de modo a fornecer um sinal de detalhe vertical extraído, de pico e reduzido, que é adicionado ao sinal de luminância restaurado num adicionador 104, para gerar um sinal de luminância com detalhe vertical de pico. A função de pico é bem conhecida, e está disposta, de preferência de modo a ser ajustável para que o utilizador possa ajustar a imagem visionada de acordo com o seu modo de visíonamento preferido. A forma geral da função de transferência aplicada ao sinal de detalhe vertical está representada no bloco designado por 102. Os elementos 101, 102 e 103 estão dispostos para operarem de modo semelhante aos elementos 90, 91 e 92, respectivamente, da figura 9, de modo a permitirem ao utilizador seleccionar uma de uma família de funções de transferência. 0 utilizador pode seleccionar a parte da gama dinâmica do sinal de detalhe vertical a ser maximizado em pico alterando o factor de ganho e pode seleccionar o grau de alcançar o pico ajustando o factor de ganho β.
Claims (4)
- REIVINDICAÇÕES1 - Aparelho para executar selectivamente uma de uma pluralidade de funções de transferência, num dispositivo para processamento de um sinal de video, que compreende:um terminal de entrada de sinal para receber um sinal de entrada de video para ser processado;primeiros meios de circuito, que têm um terminal de entrada e um terminal de saída, para executarem uma função de transferência predeterminada;meios de utilização de sinal de vídeo acoplados ao dito terminal de saída;caracterizado por compreender:uma fonte de valores de controlo; e segundos meios de circuito, acoplados entre o dito terminal de entrada e o dito terminal de entrada dos ditos primeiros meios de circuito, e que respondem a um valor de controlo da dita fonte, para executarem uma de uma função de escalonamento e uma função de desfasagem no dito sinal de entrada de video.
- 2 - Aparelho de acordo com a reivindicação 1, caracterizado por incluir também:i terceiros meios de circuito, interpostos entre o dito terminal de saída dos ditos primeiros meios de circuito e os ditos meios de utilização de sinal video, e que respondem a um valor de controlo da dita fonte, para executar uma função das funções de escalonamento e de desfasagem na saída de sinal dos ditos primeiros meios de circuito.
- 3 - Aparelho de acordo com a reivindicação 1 ou 2, caracterizado por incluir também:72 488RCA 85 751/85 751A-20meios de circuito adicionais, acoplados em série aos ditos segundos meios de circuito entre o dito terminal de entrada de sinal e o dito terminal de entrada dos ditos primeiros meios de circuito, e que respondem também a um valor de controlo da dita fonte, para executar uma função das funções de escalonamento e de desfasagem diferente de uma das ditas funções de escalonamento e desfasagem executadas pelos ditos segundos meios de circuito.
- 4 - Aparelho de acordo com a reivindicação 1, caracterizado por os ditos primeiros meios de circuito compreenderem meios de memória programados nas respectivas localizações de endereço com valores que representam os valores de endereço correspondentes, que foram transformados de acordo com a dita função de transferência predeterminada, e por o terminal de entrada dos ditos primeiros meios de circuito corresponder a um acesso de entrada de endereço dos ditos meios de memória.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US51834690A | 1990-05-03 | 1990-05-03 | |
| US07/630,606 US5258928A (en) | 1990-05-03 | 1990-12-20 | Parts efficient memory based functional circuit having selectable transfer characteristics |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| PT97557A PT97557A (pt) | 1993-05-31 |
| PT97557B true PT97557B (pt) | 1998-11-30 |
Family
ID=27059421
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PT97557A PT97557B (pt) | 1990-05-03 | 1991-05-03 | Aparelho para executar selectivamente uma de uma pluralidade de funcoes de transferencia |
Country Status (13)
| Country | Link |
|---|---|
| US (1) | US5258928A (pt) |
| EP (1) | EP0455426B1 (pt) |
| JP (1) | JP3208711B2 (pt) |
| KR (1) | KR100227245B1 (pt) |
| CN (1) | CN1030028C (pt) |
| AT (1) | ATE131329T1 (pt) |
| CA (1) | CA2040760C (pt) |
| DE (1) | DE69115111T2 (pt) |
| ES (1) | ES2080896T3 (pt) |
| FI (1) | FI912127A7 (pt) |
| MY (1) | MY112550A (pt) |
| PT (1) | PT97557B (pt) |
| TR (1) | TR26793A (pt) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2924079B2 (ja) * | 1990-05-14 | 1999-07-26 | ソニー株式会社 | ガンマ補正回路 |
| US5357278A (en) * | 1993-01-14 | 1994-10-18 | Sony Electronics, Inc. | Integrated linear/non-linear static and controllable dynamic companding |
| US6285710B1 (en) | 1993-10-13 | 2001-09-04 | Thomson Licensing S.A. | Noise estimation and reduction apparatus for video signal processing |
| BE1007777A3 (nl) * | 1993-11-23 | 1995-10-17 | Philips Electronics Nv | Niet-lineaire signaalverwerking. |
| JP5503657B2 (ja) * | 2008-10-14 | 2014-05-28 | ドルビー ラボラトリーズ ライセンシング コーポレイション | 非線形レスポンス曲線を有する装置用の駆動信号の効率的な計算 |
| SG189549A1 (en) * | 2010-11-02 | 2013-06-28 | I Ces Innovative Compression Engineering Solutions | Method for compressing digital values of image, audio and/or video files |
| US10244245B2 (en) * | 2015-06-08 | 2019-03-26 | Qualcomm Incorporated | Content-adaptive application of fixed transfer function to high dynamic range (HDR) and/or wide color gamut (WCG) video data |
| JP7186374B2 (ja) | 2017-10-04 | 2022-12-09 | パナソニックIpマネジメント株式会社 | 映像信号処理装置、映像表示システム、及び映像信号処理方法 |
| US11245901B2 (en) * | 2017-10-04 | 2022-02-08 | Panasonic Intellectual Property Management Co., Ltd. | Video signal processing device, video display system, and video signal processing method |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4212072A (en) * | 1978-03-07 | 1980-07-08 | Hughes Aircraft Company | Digital scan converter with programmable transfer function |
| US4187519A (en) * | 1978-08-17 | 1980-02-05 | Rockwell International Corporation | System for expanding the video contrast of an image |
| IL58119A (en) * | 1979-08-27 | 1983-03-31 | Yeda Res & Dev | Histogram image enhancement system |
| JPS5661873A (en) * | 1979-10-25 | 1981-05-27 | Sony Corp | Digital video signal processor |
| NL190093C (nl) * | 1979-12-17 | 1993-10-18 | Victor Company Of Japan | Comprimeer- en expandeerstelsel. |
| US4335427A (en) * | 1980-04-21 | 1982-06-15 | Technicare Corporation | Method of selecting a preferred difference image |
| US4445138A (en) * | 1981-12-21 | 1984-04-24 | Hughes Aircraft Company | Real time dynamic range compression for image enhancement |
| US4435792A (en) * | 1982-06-30 | 1984-03-06 | Sun Microsystems, Inc. | Raster memory manipulation apparatus |
| US4516167A (en) * | 1982-11-30 | 1985-05-07 | Rca Corporation | Compression of the dynamic range of video signals |
| US4518994A (en) * | 1982-12-20 | 1985-05-21 | Rca Corporation | Communication system compandor |
| JPS59163953A (ja) * | 1983-03-08 | 1984-09-17 | Canon Inc | 画像処理装置 |
| JPS59181876A (ja) * | 1983-03-31 | 1984-10-16 | Toshiba Corp | 映像信号補正装置 |
| US4575749A (en) * | 1983-07-28 | 1986-03-11 | Rca Corporation | Component companding in a multiplexed component system |
| US4621290A (en) * | 1984-04-12 | 1986-11-04 | Rca Corporation | Piecewise linear digital signal processor as for digital video vertical detail processing |
| US4771192A (en) * | 1986-11-14 | 1988-09-13 | The Grass Valley Group, Inc. | Digital clip and gain circuit |
| GB2203012B (en) * | 1987-03-30 | 1991-02-20 | Sony Corp | Differential pulse code modulation |
| JP2521183Y2 (ja) * | 1987-09-29 | 1996-12-25 | ソニー株式会社 | ディジタル信号処理回路 |
-
1990
- 1990-12-20 US US07/630,606 patent/US5258928A/en not_active Expired - Lifetime
-
1991
- 1991-04-18 CA CA002040760A patent/CA2040760C/en not_active Expired - Fee Related
- 1991-04-24 MY MYPI91000696A patent/MY112550A/en unknown
- 1991-04-25 AT AT91303760T patent/ATE131329T1/de not_active IP Right Cessation
- 1991-04-25 ES ES91303760T patent/ES2080896T3/es not_active Expired - Lifetime
- 1991-04-25 EP EP91303760A patent/EP0455426B1/en not_active Expired - Lifetime
- 1991-04-25 DE DE69115111T patent/DE69115111T2/de not_active Expired - Fee Related
- 1991-04-26 KR KR1019910006748A patent/KR100227245B1/ko not_active Expired - Fee Related
- 1991-04-30 CN CN91102989A patent/CN1030028C/zh not_active Expired - Fee Related
- 1991-05-02 JP JP19468091A patent/JP3208711B2/ja not_active Expired - Fee Related
- 1991-05-02 FI FI912127A patent/FI912127A7/fi unknown
- 1991-05-03 TR TR00432/91A patent/TR26793A/xx unknown
- 1991-05-03 PT PT97557A patent/PT97557B/pt not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR910021155A (ko) | 1991-12-20 |
| FI912127L (fi) | 1991-11-04 |
| ES2080896T3 (es) | 1996-02-16 |
| CA2040760A1 (en) | 1991-11-04 |
| PT97557A (pt) | 1993-05-31 |
| JPH05346803A (ja) | 1993-12-27 |
| CA2040760C (en) | 1998-06-30 |
| CN1056204A (zh) | 1991-11-13 |
| ATE131329T1 (de) | 1995-12-15 |
| MY112550A (en) | 2001-07-31 |
| TR26793A (tr) | 1994-08-08 |
| US5258928A (en) | 1993-11-02 |
| DE69115111D1 (de) | 1996-01-18 |
| CN1030028C (zh) | 1995-10-11 |
| FI912127A0 (fi) | 1991-05-02 |
| KR100227245B1 (ko) | 1999-11-01 |
| JP3208711B2 (ja) | 2001-09-17 |
| EP0455426A2 (en) | 1991-11-06 |
| DE69115111T2 (de) | 1996-07-11 |
| EP0455426B1 (en) | 1995-12-06 |
| EP0455426A3 (en) | 1992-03-11 |
| FI912127A7 (fi) | 1991-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| PT97557B (pt) | Aparelho para executar selectivamente uma de uma pluralidade de funcoes de transferencia | |
| US4240106A (en) | Video noise reduction | |
| US5563819A (en) | Fast high precision discrete-time analog finite impulse response filter | |
| US4470126A (en) | Programmable transversal filter | |
| FI120017B (fi) | Menetelmä ja järjestelmä nopean Hadamard-muunnoksen suorittamiseksi | |
| KR0167092B1 (ko) | 디지탈 데이타를 통계적으로 엔코딩하는 방법 및 장치 | |
| JPH10209879A (ja) | 可変長符号器 | |
| JPH0311566B2 (pt) | ||
| US4694417A (en) | Method and apparatus for determining the magnitude of a square root of a sum of squared value using vernier addressing | |
| Schroder | High word-rate digital filters with programmable table look-up | |
| US4581747A (en) | Arrangement for equalizing the variable attenuation of a signal on a communication line | |
| US4636973A (en) | Vernier addressing apparatus | |
| Nishihara et al. | Binary search revisited: Another advantage of Fibonacci search | |
| US6937287B2 (en) | Video processing apparatus and method | |
| Blagoeva et al. | Scaling properties of orthorhombic superconductors | |
| Leondes et al. | Capacity expansion in convex cost networks with uncertain demand | |
| Todd et al. | Conditioning in Rank 1 Quasi-Newton Updates | |
| JPH0898060A (ja) | 雑音除去装置 | |
| Finn | Comments on multilevel atom radiation problems | |
| KR100212486B1 (ko) | 저속병렬상관기 | |
| Zhu et al. | The generalized dressing method with applications to variable-coefficient coupled Kadomtsev–Petviashvili equations | |
| JPH0723380A (ja) | 静的及び動的コンパンディング方式 | |
| Aggoun et al. | DPCM video signal/image Fourier transform | |
| Rajpoot et al. | New solutions of D= 11 supergravity | |
| JPH07115566A (ja) | γ補正回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| BB1A | Laying open of patent application |
Effective date: 19930121 |
|
| FG3A | Patent granted, date of granting |
Effective date: 19980810 |
|
| MM4A | Annulment/lapse due to non-payment of fees, searched and examined patent |
Free format text: LAPSE DUE TO NON-PAYMENT OF FEES Effective date: 20070212 |