RS60351B1 - Prenaponska zaštita prekidačkog pretvarača - Google Patents

Description

Opis

Oblast Opisanih Načina Ostvarivanja

[0001] Opisani načini ostvarivanja generalno se odnose na konverziju energije. Opisani načini ostvarivanja preciznije se odnose na prenaponsku zaštitu prekidačkog pretvarača u pakovanju integrisanog kola.

Stanje Tehnike

[0002] Struci su dobro poznati DC pretvarači napona jednosmerne struje i široko se upotrebljavaju kako bi osigurali da DC napon koji se obezbeđuje elektronskim uređajima bude ispravne vrednosti nezavisno od promena u dostupnom naponu napajanja ili opterećenja u vidu napajanog uređaja. Na primer, većina potrošačkih elektronskih uređaja sa baterijskim napajanjem koriste DC-DC regulatore da pretvore 2.7-5.5 V napon baterije u 0.56 - 3.4 V radni napon koji iziskuju integrisana kola na ploči. Regulatori napona univerzalno se koriste da konvertuju napon baterije na željenu fiksnu vrednost koju treba dovesti integrisanom kolu, i da osiguraju da vrednost ostane konstantna kako baterija stari i da se struja koju koristi integrisano kolo menja.

[0003] Regulatori napona mogu se klasifikovati ili kao oni sa linearnim modom ili kao oni sa prekidačkim modom. Linearni regulator je suštinski otporno opterećenje redno (ili paralelno) vezano sa opterećenjem koje treba napajati; kontrolno kolo prilagođava otpornost regulatora kako bi se osigurao konstantan napon na izlazu regulatora. Suprotno tome, prekidački regulator konvertuje ulazni DC napon u vremenski promenljiv napon ili struju, i zatim koristi ispravljačke ili prekidačke elemente i pasivne komponente poput induktora i kondenzatora, zajedno sa kontrolnim kolom, da re-konvertuje ovaj vremenski promenljiv signal u DC napon fiksne vrednosti koja se razlikuje od ulaznog napona. Fig.1 prikazuje primer stanja tehnike linearnog regulatora napona i stanje tehnike regulatora napona sa prekidačkim modom.

[0004] Linearni regulatori su jednostavni za implementaciju, kompaktni, i brzo deluju. Dalje, ne zrače signale elektromagnetne interferencije (EMI). Međutim, imaju dva bitna ograničenja. Prvo, linearni regulator može samo smanjivati, ali ne i povećavati napon koji mu se dovodi. Drugo, linearni regulatori su veoma neefikasni u brojnim primenama (ili u slučajevima gde izlazni napon nije neznatno ispod ulaznog napona). Efikasnost se definiše kao količnik izlazne snage podeljene sa ulaznom snagom. U slučaju savršenoga linearnog regulatora (u kom se nimalo snage ne rasejava u kontrolnom ili regulatorskom strujnom kolu), efikasnost ne može biti bolja od Vout/Vin, gde Voutpredstavlja izlazni napon regulatora i Vinpredstavlja ulazni napon regulatora. Stoga, kada primena zahteva suštinsko smanjivanje, linearni regulator neizbežno mora obezbediti slabu efikasnost. Mogu se takođe koristiti druge topologije regulatora, poput šantnoga linearnog regulatora (u kome regulator deluje kao promenljivi otpornik paralelno vezan sa opterećenjem), ali one daju suštinski slične rezultate. Naročito u slučaju uređaja sa baterijskim napajanjem, neefikasna regulacija napona direktno utiče na očekivani vek baterije i stoga je izuzetno nepoželjna. Kao rezultat ovih ograničenja, pretvarači sa prekidačkim modom koriste se za razne elektronske primene, naročito one u kojima su energetska efikasnost i/ili vek baterije od suštinske važnosti.

[0005] Većina regulatora sa prekidačkim modom nažalost zahteva spoljašnje induktore i kondenzatore velike vrednosti (i fizički velike i debele) da bi radila. Kako bi razumeli zašto, uzmimo za primer stanje tehnike tipičnog napon-smanjujućeg („buck”) pretvarača, prikazanog u uprošćenom obliku na Fig.2 (uzeti u obzir da tranzistori mogu biti PMOS ili NMOS uređaji). Na Fig.3 je prikazana rezultujuća vremenski zavisna struja induktora u granicama savršenog (trenutnog) prekidanja. U radu, redni prekidački tranzistor Qseriesje uključen tokom vremenskog intervala Ton, omogućavajući struji da teče od napajanja kroz izlazni induktor Lout. Tokom ovog vremenskog perioda Ton, izlazna struja 101 linearno raste s vremenom, u srazmeri proporcionalnoj razlici između ulaznog i izlaznog napona, pri čemu je potonji suštinski fiksan tokom prekidačkog ciklusa, ako se upotrebljava izlazni kondenzator Coutdovoljno velike vrednosti:

[0006] Na isticanju Ton, prekidač Qseriesje isključen. Posle kratkoga mrtvog vremena, prekidač Qshuntje zatim uključen, i struja induktora teče od uzemljenja kroz Qshunt. Struja 102 se ponovo linearno menja sa vremenom, u ovom slučaju opada kako se vreme povećava:

[0007] Struja koja prolazi kroz induktor na taj način varira sa vremenom; ovo variranje poznato je kao pulsacija struje induktora. Za svaku datu vrednost induktora važi da će se, ukoliko je vreme Tofftokom kog je redni prekidač Qseriesisključen dovoljno dugo, struja induktora umanjiti do nulte vrednost i ili će promeniti smer ili će se isključivanjem Qshuntprekinuti. Način rada u kom se struja prekida poznat je kao „isprekidani” rad, kako bi se razlikovao od „neprekidnog” rada, u kom se struja uvek dostavlja od izlaznog induktora do opterećenja. U najpraktičnijim konstrukcijama pretvarača, variranje struje sa vremenom (pulsacija struje) je izabrano tako da bude manje od oko 20 posto prosečne izlazne struje, kao praktično pravilo. Potreba za ograničavanjem pulsacije na 20% prosečne struje postavlja zahtev za minimalnom vrednošću induktivnosti:

gde (lout) predstavlja prosečnu izlaznu struju pretvarača i fspredstavlja prekidačku frekvencu. Ovaj se odnos grafički predstavlja na Fig.4 za tipične vrednosti parametara koje su relevantne za mobilne uređaje. (Linija prikazana na crtežu označava gorepomenuto ograničenje pulsacije na 20%, i ona bi se neznatno pomerila, ako bi se koristio drugačiji kriterijum.) Očigledno je da su za neprekidan rad pretvarača koji rade na tradicionalnom prekidačkom opsegu od 50 kHz do 1 MHz neophodni induktori od otprilike 3 do 30 µH.

[0008] Takve velike vrednosti induktivnosti obično se postižu obmotavanjem provodnika oko feromagnetnog jezgra, pri čemu se znatno povećava induktivnost dobijena za dati broj obrtaja datog poluprečnika. Na dovoljno niskim frekvencama, ovi induktori imaju veoma male gubitke. Međutim, imaju i nekoliko nedostataka.

[0009] Materijali koji se koriste da magnetno pojačaju induktor imaju ograničenja na radnoj temperaturi (obično od -30 do 85 °C), i ograničenja na strujnom piku zbog efekata zasićenja jezgra. Feromagnetni materijal dostiže zasićenje kada se u materijalu jezgra više ne povećava magnetizacija kao odgovor na namotajima ostvareno povećanje u magnetizujućem polju. Zasićenje se događa kada je magnituda magnetizujućeg polja veća od maksimalne vrednosti; maksimalna vrednost opada sa povećanjem temperature, i značajno se smanjuje na visokim frekvencama (obično >20 MHz). Zasićenje jezgra vodi značajnom smanjivanju induktivnosti i povećanju gubitka, (oba potonja zbog velikog povećanja u struji induktora). Zato se ne sme dozvoliti da induktor dostigne zasićenje tokom normalnog rada regulatora.

[0010] Dakle, magnetno pojačani induktor mora se pažljivo konstruisati i odabrati spram primene. Na primer, za buck pretvarač prikazan na Fig.2, maksimalna struja opterećenja je:

Ovde je Iout,max,DCnajveća struja koja može teći u izlaznom induktoru bez dostizanja zasićenja. Iout,p-pje pikdo-pika varijacija u struji kao što je prikazano na Fig.3, i izražava se u odnosu na ulazne i izlazne napone prekidačke frekvence pod pretpostavkom prethodno korišćenoga savršenog prekidanja.

[0011] Za datu primenu, maksimalno opterećenje struje i ulazni i izlazni naponi su fiksni zahtevi. Stoga, jezgro mora biti odgovarajuće veličine da podnese primenom zahtevanu struju. Prekidačka frekvenca može se povećati radi smanjivanja zatečenog pika struje, ali kao što je gore naznačeno, na visokim frekvencama zasićenje magnetizacije opada, ograničavajući stepen poboljšanja koje se može ostvariti na taj način. Na višoj frekvenci, gubici jezgra počinju vrlo brzo da se povećavaju, a efikasnost opada.

[0012] Što je najvažnije, magnetni induktori su najčešće izrađeni namotavanjem žice oko magnetnog jezgra. Namotani magnetni induktori su glomazni u poređenju sa komponentama integrisanim na poluprovodnički čip. Zahtevi tržišta za potrošačkom elektronikom podstiču dobavljače delova da kreiraju najtanje i najmanje moguće uređaje. Visina elektronskih komponenata postavljenih na internu štampanu ploču (PCB) se kod uređaja sa baterijskim napajanjem ograničava debljinom induktora korišćenih za DC-DC konverziju energije. Uz to, kao što je gore razmatrano, namotani magnetni induktori najbolji su za rad na frekvencama od nekoliko MHz ili nižim. Kondenzator Coutsa Fig.2 deluje sa izlaznim induktorom Loutna filtriranju izlaznog napona. Kako bi se osigurala minimalna izlazna pulsacija, kapacitivnost mora imati dovoljno veliku vrednost da skladišti vremenski promenjivo naelektrisanje dostavljeno tokom prekidačkog ciklusa bez značajne varijacije u naponu preko kondenzatora. Za pretvarače koji rade na 10 MHz ili manje, kondenzator je obično 5 µF ili veći, što ponovo suštinski povećava veličinu i troškove izrade pretvarača. Pored toga, kondenzator je potreban na ulazu pretvarača, koji je donekle veće, donekle manje vrednosti u poređenju sa izlaznim kondenzatorom. Na primer, .5 puta do 2 puta vrednosti izlaznog kondenzatora.

[0013] Iz jednačine (3) i sa Fig.4, očigledno je da se veličina induktora može smanjiti, ako se prekidačka frekvenca poveća. Za prekidačke frekvence u rasponu od desetina do stotina MHz, vrednosti od nekoliko desetina nH mogu se uzeti u obzir. Kao dodatni benefit, zahtevane vrednosti filter kondenzatora se takođe smanjuju. Upotreba induktora niskih vrednosti omogućava upotrebu planarnih geometrija koje se mogu integrisati na štampane ploče ili izraditi u integrisanim kolima. Iako se magnetni materijali mogu i dalje koristiti, njihovo nanošenje zahteva dodatne faze u postupku i stoga povećavaju cenu. Na povećanoj prekidačkoj frekvenci, većina magnetnih materijala ima smanjenu permeabilnost i povećane gubitke, mada tačno ponašanje dosta varira u zavisnosti od upotrebljenih materijala i tehnika proizvodnje. Stoga, od interesa je kombinovanje visokofrekventnog prekidanja sa nemagnetno pojačanim induktorima radi ostvarivanja kompaktnih, efikasnih DC-DC pretvarača sa prekidačkim modom.

[0014] Povećanje prekidačke frekvence do 10 do 100 MHz ili više, pri održavanju visoke efikasnosti, zahteva minimalizaciju gubitaka unutar prekidača. Prekidački gubici javljaju se na dva nezavisna izvora, kao što je uprošćeno prikazano na Fig.5. Prekidački napon i struja prikazani su kvalitativno u odnosu na vreme u 110. Tokom vremena kada je prekidač otvoren (u slučaju tranzistora, primenjeni napon gejta je takav da eliminiše provodni kanal), on zadržava suštinski napon, ali veoma malo struje teče kroz njega, tako da su gubici zanemarljivi. Slično tome, kada je prekidač zatvoren (kada je napon gejta namešten tako da pojačava provodnost kanala), velike struje teku, ali se pojavljuje relativno mali napon preko prekidača (zbog pretpostavke niske otpornosti RON uključenog tranzistora), tako da su gubici opet mali. Međutim, tokom vremena Tswkada tranzistor prelazi iz otvorenog u zatvoreno stanje, ili obrnuto, veliki naponi i struje mogu istovremeno biti prisutni, i gubici mogu biti suštinski usled disipacije snage preko prekidačkih uređaja. Ovi gubici su otprilike proizvod radne struje, napona, i prekidačkog vremena, i javljaju se dvaput u svakom ciklusu.

[0015] Za buck pretvarač sa simetričnim prekidanjem rednih i šantnih tranzistora, i prostu linearnu zavisnost struje i napona, važi:

gde Pswitchpredstavlja disipovanu snagu dva prekidačka tranzistora pri prekidanju na frekvenci fs, Tswpredstavlja vreme neophodno za uključivanje ili isključivanje tranzistora, i Vmaxpredstavlja napon prisutan na prekidaču u otvorenom stanju neposredno pre zatvaranja, ili tek po otvaranju. Za fiksno prekidačko vreme Tsw, ovi gubici se povećavaju sa prekidačkom frekvencom fs.

[0016] Dalje, napon na gejtu tranzistora mora se promeniti kako bi se njegovo stanje prebacilo iz otvorenog u zatvoreno. Da bi se napon promenio, količina naelektrisanja proporcionalna kapacitivnosti Cgatetranzistora mora se dodati ili oduzeti od gejta drajverskim strujnim kolom 130. Punjenje kapacitivnosti gejta do napona Vgateputem otpornih rednih elemenata zahteva energiju 120 od CgateVgate<2>, koja se mora dovoditi za svaki prekidački ciklus; ova energija se gubi kada naelektrisanje naposletku pronađe put do uzemljenja (osim ako se ne koristi neka vrsta reciklaže naelektrisanja), što rezultuje minimalnom disipacijom koja je proporcionalna frekvenci za svaki prekidački tranzistor:

[0017] Rešenja u stanju tehnike za problem disipacije unutar kanala tranzistora tokom prekidanja na visokim frekvencama usmeravaju se ka minimalizaciji drejn-sors napona Vmax. U granici gde je napon preko svakog tranzistora 0 u vreme kada se stanje tranzistora menja, malo ili nimalo snage se rasejava tokom prekidanja. Ova pojava je poznata kao meko prekidanje ili nulto naponsko prekidanje (ZVS). (Slični pristupi postoje za prekidanje na nultoj struji pomoću prekidačkog uređaja, poznato kao Nulto Strujno Prekidanje, i koje dovodi do sličnih benefita i izazova.) Primer kontrolnog tajminga korišćenog u ovom pristupu prikazuje se na Fig.6, sa tipičnim stanjem tehnike kola prikazanim na Fig.7. Nulto naponsko prekidanje zavisi od upotrebe vremena koje se ne preklapa ili mrtvog vremena tokom kog su i redni i šantni prekidači isključeni, poput vremenskih intervala 206 i 207. Tokom ovog vremena, struja u ili iz čvora Vswnastavlja da teče zbog velikog induktora Lout, što prouzrokuje menjanje napona 208 čvora. Kada se kontrolni napon 201 rednog prekidača previše poveća da isključi redni prekidač Qseries, napon 208 čvora opada; ako se kontrolni napon 202 šantnog prekidača poveća u trenutku kada napon 208 prelazi 0, malo ili nimalo napona je prisutno između drejna i sorsa tranzistora u trenutku prekidanja, i prekidački gubitak se smanjuje. Međutim, u mrtvom vremenu 207, kada je šantni prekidač isključen pri normalnom radu sa malom pulsacijom, napon čvora ponovo opada, povećavajući napon doveden rednom prekidaču. Kako bi se postigao ZVS na oba prekidačka elementa, neophodno je da pulsacija struje induktora premaši prosečnu struju, tako da struja teče u čvor Vswtokom dela prekidačkog ciklusa 205, kada je kontrola 202 šantnog prekidača opala, ali je kontrola 201 rednog prekidača i dalje visoka. Napon 208 čvora će zatim rasti kako struja teče u čvor; kada se napon čvora izjednači sa naponom dovedenim rednom prekidaču, tada kontrolni napon 201 rednog prekidača opada, tako da se uključivanje rednog tranzistora Qseriestakođe događa blizu nultog napona preko tranzistora, minimalizujući gubitak u njemu. Brzina variranja napona Vswtokom vremena u kom su oba prekidača isključena određuje se količnikom struje i kapacitivnosti čvora. Kapacitivnost čvora prirodno može biti dosta mala, što prouzrokuje brze promene u naponu i otežava precizan prekidački tajming, tako da se obično kapacitivnost dodaje čvoru ili paralelno sa prekidačkim tranzistorima, kao što je predstavljeno na Fig.7 kao Cseriesi Cshunt, da bi se uprostio problem preciznoga prekidačkog tajminga.

[0018] Da bi se minimalizovala disipacija prouzrokovana prekidanjem kapacitivnog opterećenja kog predstavljaju prekidački tranzistori, stanje tehnike se fokusira na konstrukcije koje skladište prekidačku energiju gejta kondenzatora u dodatnim induktivnim elementima, obrazujući rezonantni pretvarač (Fig. 8). Kao što je dobro poznato, redna rezonantna kola mogu održavati velike napone preko pojedinačnih elemenata sa veoma malim gubitkom, ako je količnik reaktanse prema otpornosti svakog elementa veliki. Međutim, takvo strujno kolo optimalno radi samo preko uskog opsega frekvenci i konstitutivnim komponentama dovodi suštinski sinusoidne napone, tako da se za kontrolu izlaznog napona obično ne može upotrebljavati pulsno-širinska modulacija (PWM), a drugi načini poput varijacije frekvence, ili kontrole uključivanja i isključivanja moraju se zameniti. Konačno, upotreba rezonantnog ulaza može voditi velikim oscilacijama napona na gejtovima prekidačkih tranzistora kako bi se osigurali brzi prekidački tranzijetni, koji mogu prouzrokovati probleme pouzdanosti.

[0019] Alternativni pristup minimalizovanju oba izvora prekidačkog gubitka jeste upotreba veoma brzih prekidačkih vremena, čime se skraćuje vreme Tswu jednačini (5). Vreme neophodno za prekidanje tranzistora bi trebalo biti mali deo prekidačkoga kontrolnog perioda. Za rad na 100 MHz, u kom prekidački kontrolni period traje 10 nsek, vreme Tswza sinusoidni napon (prigodan za upotrebu u ZVS pretvaraču) iznosi oko 1.6 nsek. Da bi se postigla slična prekidačka disipacija pri prekidanju na ograničenom naponu, prekidačko vreme Tswne bi trebalo biti veće od 1/5 ovog vremena, ili 350 psek.

[0020] Napredni tranzistori koji koriste kanale veoma kratke dužine i veoma tanke okside, sa smanjenom oblasnom potrošnjom i nižim naponima uključivanja, neophodni su za implementaciju tako brzih prekidačkih vremena. Upotrebom takvih tehnologija, kapacitivnost se minimalizuje (za isti RON) i smanjuje se napon neophodan za menjanje stanja tranzistora, i na taj način se takođe smanjuje gejtni prekidački gubitak. Tabela 1 sumira tipične vrednosti nekih ključnih brojčanih vrednosti za CMOS tehnologije kao funkciju tehnološke generacije (izražene kao minimalna karakteristična veličina Lmin). Jasno je da kod naprednijih tehnoloških generacija, energija neophodna za punjenje gejtne oblasne jedinice do dozvoljenog napona okomito opada, smanjujući gejtni prekidački gubitak. (Ova jednostavna brojčana vrednost prikazana ovde potcenjuje rezultujuće benefite, zato što se oblast neophodna za ostvarivanje date uključene otpornosti takođe umanjuje za manje karakteristične veličine.) Minimalno kašnjenje takođe opada, i na taj način proizvod vremena potrebnog za promenu stanja prekidača i prekidačke frekvence, koji određuje kanalni prekidački gubitak, opada sa suštinske vrednosti od 12% za tranzistore od 0.5 mikrona, do zanemarljivo malih vrednosti od 1.5% za 65 nm strukture.

Tabela 1: Ključni parametri pretvarača za različite generacije silicijumske CMOS tehnologije izrade.

Tabela 2: Objašnjenje naziva parametara upotrebljenih u Tabeli 1.

[0021] Međutim, može se uočiti da se maksimalni dozvoljeni DC naponi takođe umanjuju, i zapravo se prethodno prijavljeni ulazni napon za pretvarače sa jednim prekidačkim tranzistorom prikazuje na Fig.9 kao funkcija korišćene tehnologije. Očigledno je da će kod CMOS uređaja kritičnih dimenzija od 180 nm i manjih, ulazni napon opasti ispod obično sretanih napona napajanja, poput 3.0, 3.6, i 5 volti, od značaja u primenama u prenosnim uređajima. Pod ovakvim uslovima, konvencionalno kolo buck pretvarača kao što je prikazano na Fig.2 ne može pouzdano raditi.

[0022] Prema tome, postoji potreba za DC-DC pretvaračem koji je istovremeno kompaktan (uključujući optimalno izradu svih aktivnih i pasivnih komponenata na jednom poluprovodničkom čipu), jeftin, i visoko efikasan čak i pri niskim odnosima izlaznog napona prema naponu napajanja i pri niskoj izlaznoj struji.

[0023] Poželjno je obezbediti postupak i uređaj za zaštitu prekidačkih elemenata pretvarača od tranzijentnih napona kako bi se omogućili brzi prekidački radovi sa malim gubicima bez kvarenja pouzdanosti. U nastavku stanja tehnike, poziva se na sledeće objavljene patente prijave.

[0024] United States Patent Application Publication No.: US 2008/150627 A1 to Hong et al., opisuje kola i postupak za smanjivanje džitera napona. Opisana su zaštitna kola koja koriste RC konstrukcije i uzeto je u obzir postojanje parazitskih elemenata u integrisanim kolima. Računa se vrednost disipativnog elementa (impedanca prigušenja) kola kako bi se smanjio naročito efekat parazitske induktivnosti. Dokazano je da se, bez obzira na frekvencu i napon kola, fenomen džitera napona može značajno unaprediti.

[0025] United States Patent Application Publication No.: US 2005/141158 A1 Sae-Ueng-a et al., opisuje kolo za prenaponsku zaštiti koje se koristi da zaustavi i smanji izlazni napon kola za napajanje naponom kada izlazni napon kola za napajanje naponom premaši svoj maksimalni procenjeni izlazni napon.

[0026] United States Patent Application Publication No.: US 3353066 A1 De Souza-e opisuje kola za zaštitu od pika napona za upotrebu sa napajanjima D.C. snagom i kolima D.C. opterećenja, koja uključuju visokonaponska zaštitna sredstva pokretana naponima iznad prvog prethodno određenog napona i niskonaponska zaštitna sredstva pokretana naponima iznad drugog prethodno određenog napona koji je niži od takvoga prvog napona.

Kratak sadržaj ovog pronalaska

[0027] Pronalazak je izložen u zahtevu 1 priloženog seta zahteva. Zavisni zahtevi opisuju određene načine ostvarivanja. Načini ostvarivanja ili primeri opisa u nastavku koji nisu pokriveni priloženim zahtevima ne smatraju se delom pronalaska prema ovom opisu.

Kratak Sadržaj

[0028] Pronalazak se odnosi na regulator napona. Regulator napona uključuje regulatorsko strujno kolo za generisanje regulisanog napona iz prvog napajanja snagom i drugog napajanja snagom, i strujno kolo

1

za zaštitu od pika napona radi zaštite od pikova napona regulatorskoga strujnog kola, u kome strujno kolo za zaštitu od pika napona uključuje disipativni element i kolo za punjenje-skladištenje.

[0029] Drugi aspekti i prednosti opisanih načina ostvarivanja postaće očigledni u sledećem detaljnom opisu koji će, zajedno sa priloženim crtežima, primerom ilustrovati principe opisanih načina ostvarivanja.

Kratak Opis Crteža

[0030]

Fig.1 prikazuje primer stanja tehnike linearnog regulatora napona i stanje tehnike regulatora napona sa prekidačkim modom.

Fig.2 prikazuje primer stanja tehnike buck regulatora napona sa prekidačkim modom.

Fig.3 je vremenska linija koja prikazuje struju glavnoga izlaznog induktora.

Fig.4 prikazuje procenjene vrednosti minimalne induktivnosti regulatora napona sa prekidačkim modom zahtevane kao funkcija prekidače frekvence.

Fig.5 je vremenska linija koja prikazuje primer prekidačkog gubitka u tipičnom tranzistoru zbog energije napajanja gejta i tranzijentne disipacije u provodnom kanalu.

Fig.6 prikazuje vremenske linije napona i struje buck pretvarača sa Nultim Naponskim Prekidanjem u talasnom obliku.

Fig.7 prikazuje primer implementacije buck pretvarača sa nultim naponskim prekidanjem koji uključuje dodatnu kapacitivnost šantnih prekidačkih tranzistora.

Fig.8 prikazuje primer rezonantnoga gejtnog kola koje koristi induktivne elemente da minimalizuje prekidačku energiju i maksimalizuje prekidački napon.

Fig.9 je grafik koji prikazuje maksimalni prijavljeni radni napon za pretvarače sa jednim tranzistorom koji koriste CMOS tehnologije.

Fig.10 prikazuje primer regulatora napona sa prekidačkim modom.

Fig.11 prikazuje primer vremenske linije prekidačkog napona Vswzajedničkog čvora, i povezanih gejtnih napona rednog prekidačkog bloka.

Fig.12 prikazuje primer detaljnije implementacije pretvarača napona.

Fig.13 prikazuje primer načina ostvarivanja složenog rednoga prekidačkog elementa i složenog šantnoga prekidačkog elementa.

Fig.14 prikazuje prednaponske uslove za šantne prekidačke i zaštitne tranzistore.

Fig.15 prikazuje primer konvencionalnih načina za konstruisanje samoaktivirajućeg napajanja naponom.

Fig.16 prikazuje primer načina ostvarivanja samoaktivirajućeg kola koje ukazuje na nedostatke konvencionalnih samoaktivirajućih kola.

Fig.17 prikazuje primer načina ostvarivanja kola za pomeranje naponskih nivoa.

Fig.18 prikazuje prekidačko strujno kolo segmentirano na četiri dela, i primer neprestanog stanja prebačaja kao rezultata brze naponske tranzicije.

Fig.19 prikazuje primer regulatora napona koji dalje uključuje kola za zaštitu od pika napona.

Fig.20 prikazuje prekidačko strujno kolo segmentirano na četiri dela, strujno kolo za zaštitu od pika napona, i primer rezultujućeg prigušenja stanja prebačaja.

Fig.21 prikazuje primer prekidačkoga strujnog kola podeljenog na mnoštvo segmenata, i segmente zaštitnoga strujnog kola povezane sa svakim segmentom prekidačkoga strujnog kola.

Fig.22 prikazuje primer rasporeda delova segmentiranog pretvarača napona.

Detaljan Opis

[0031] Opisani načini ostvarivanja uključuju neophodne mere za zaštitu prekidačkih elemenata pretvarača od tranzijentnih napona kako bi se omogućili brzi prekidački radovi sa malim gubicima bez kvarenja pouzdanosti. Nijedan inventivni primer ne uključuje postupke za biranje tajminga kontrolnih ulaza u prekidačke elemente DC-DC pretvarača kako bi se omogućilo ponovo zadržavanje skladištenog naelektrisanja i minimalni prekidački gubici, bez potrebe za dodavanjem kapacitivnosti prekidačkim čvorovima.

[0032] Fig.10 prikazuje primer pretvarača 310 napona koji uključuje najmanje neke od elemenata opisanih načina ostvarivanja. Pretvarač 310 uključuje redni prekidački element 301 i šantni prekidački element 302, svaki implementiran sa složenim tranzistorima. Način ostvarivanja rednoga prekidačkog elementa 301 uključuje metaloksidni poluprovodnik N-tipa (NMOS), redni prekidački tranzistor Qsswsložen sa NMOS rednim zaštitnim tranzistorom Qsp, a način ostvarivanja šantnoga prekidačkog elementa 302 uključuje NMOS šantni prekidački tranzistor Qshswsložen sa NMOS šantnim zaštitnim tranzistorom Qshp. Uokvirena blok sekcija 350 sa Fig.10 prikazuje složeni NMOS tranzistor Qssw, Qsp, Qshsw, Qshp, rednih i šantnih elemenata 301, 302, kao i drajver i napajanje 304 snagom bez uzemljenja koje kontroliše gejtne napone NMOS tranzistora Qssw, Qsp, rednog prekidačkog elementa 301.

[0033] Kontroler obezbeđuje prekidačke kontrolne signale koji kontrolišu tajming otvaranja i zatvaranja rednoga prekidačkog elementa 301 i šantnoga prekidačkog elementa 302. Ovaj način ostvarivanja pretvarača 310 dalje uključuje drajver i napajanje 304 snagom bez uzemljenja (takođe se naziva samoaktivirajuće kolo) konfigurisano da obezbedi kontrolne ulaze i prednaponske ulaze u prekidačke i zaštitne tranzistore, tim redom, rednoga prekidačkog elementa 301, pri čemu se naponi u njemu odnose na vremenski zavisnu vrednost izlaznoga prekidačkog čvora Vsw.

[0034] Kao što će biti prikazano i opisano, postupak za generisanje regulisanog napona uključuje generisanje regulisanog napona putem kontrolisanog zatvaranja i otvaranja rednoga prekidačkog elementa 301 i šantnoga prekidačkog elementa 302. Kao što je prikazano na Fig.10, redni prekidački element povezuje se između prvog napajanja naponom (označenog kao Vhina Fig.10) i zajedničkog čvora (prikazanog kao izlazni prekidački čvor koji ima potencijal napona od Vsw), a šantni prekidački element povezuje se između zajedničkog čvora i drugog napajanja naponom (označenog kao Vlocna Fig. 10).

[0035] Postupak za generisanje regulisanog napona uključuje zatvaranje rednoga prekidačkog elementa 301 tokom prvog perioda. Zatvaranje rednoga prekidačkog elementa 301 uključuje primenu prekidačkog gejtnog napona Vgsswna gejt NMOS rednoga prekidačkog tranzistora Qsswrednoga prekidačkog elementa 301, u kome prekidački gejtni napon Vgsswima potencijal napona najmanje za prag napona veći od potencijala napona (VSW) zajedničkog čvora. Dalje, postupak za generisanje regulisanog napona uključuje zatvaranje šantnoga prekidačkog elementa 302 tokom drugog perioda. Kao što je prethodno pomenuto, šantni prekidački element 302 uključuje NMOS šantni prekidački tranzistor Qshswsložen sa NMOS šantnim zaštitnim tranzistorom Qshp.

1

[0036] Kao što će biti opisano, zatvaranje rednoga prekidačkog elementa 301 tokom prvog perioda dalje uključuje primenu drugog prekidačkoga gejtnog napona Vgspna NMOS redni zaštitni tranzistor Qsp, u kome drugi prekidački gejtni napon Vgspima potencijal napona manji od prvog napajanja naponom plus maksimalnoga procenjenog DC (jednosmerna struja) napona NMOS rednoga prekidačkog tranzistora, i veći od potencijala napona prvog napajanja naponom plus praga napona. Ovde, za potrebe razmatranja, prag napona predstavlja napon primenjen na gejt odgovarajućeg NMOS tranzistora koji čini da tranzistor provodi struju.

[0037] Zatvaranje šantnoga prekidačkog elementa 302 tokom drugog perioda uključuje primenu prekidačkoga gejtnog napona Vgshswna gejt NMOS šantnoga prekidačkog tranzistora Qshswšantnoga prekidačkog elementa 302, u kome prekidački gejtni napon Vgshswima potencijal napona najmanje za prag napona veći od potencijala napona drugog napona napajanja. Zatvaranje šantnoga prekidačkog elementa 302 u drugom periodu dalje uključuje primenu drugog prekidačkoga gejtnog napona Vgshpna gejt NMOS šantnoga zaštitnog tranzistora Qshpšantnoga prekidačkog elementa 302, u kome drugi prekidački napon Vgshpgejta ima potencijal napona manji od drugog napona napajanja plus maksimalnoga procenjenog DC (jednosmerna struja) napona NMOS rednoga prekidačkog tranzistora, i veći od potencijala napona prvog napajanja naponom umanjenog za maksimalni procenjeni DC (jednosmerna struja) napona NMOS rednoga prekidačkog tranzistora.

[0038] Jedan način ostvarivanja uključuje razliku između potencijala napona prvog napajanja naponom i drugog napajanja naponom koja je ograničena na zbir maksimalnoga procenjenog DC (jednosmerna struja) napona NMOS rednoga prekidačkog tranzistora i NMOS rednoga zaštitnog tranzistora.

[0039] Fig.11 prikazuje primer vremenske linije prekidačkog napona (Vsw, takođe se naziva potencijal napona zajedničkog čvora) zajedničkog čvora, i povezanih gejtnih napona rednoga prekidačkog bloka 301. Prikazan je uprošćeni niz predstava 1190, 1192, 1194 regulatorskih kola zajedno sa vremenskom linijom za opisivanje stanja (otvoreno ili zatvoreno) rednoga prekidačkog elementa 301 i šantnoga prekidačkog elementa 302 tokom prekidačkih perioda prikazanih na vremenskoj liniji.

[0040] Kao što je prikazano, tokom prethodno opisanoga prvog perioda (redni prekidački element 301 je isključen, šantni prekidački element 302 je otvoren kao što je prikazano na predstavi 1190 regulatorskog kola), prekidački napon (Vsw) ima napon od oko VBATT. Pored toga, kao što je prikazano, gejtni napon Vgssw(takođe se naziva prekidački gejtni napon) gejta NMOS rednoga prekidačkog tranzistora Qsswrednoga prekidačkog elementa 301 ima potencijal napona od VBATTplus prag napona (Vth). Trebalo bi uzeti u obzir da je potencijal napona gejtnog napona Vgsswveći od potencijala napona VBATT, što zahteva strujno kolo unutar drajvera i napajanja 304 snagom bez uzemljenja radi obezbeđivanja ovog potencijala napona. Dalje, gejtni napon Vgsp(takođe se naziva drugi prekidački napon) gejta NMOS rednoga zaštitnog tranzistora rednoga prekidačkog bloka 301 ima potencijal napona od VBATTumanjenog za napon Vmax,DC, gde Vmax,DCpredstavlja maksimalni DC napon koji se može primeniti preko drejna do sorsa NMOS tranzistora bez uništavanja tranzistora.

[0041] Tokom perioda tranzicije između prvog perioda i drugog perioda, otvoreni su i redni prekidački element 301 šantni prekidački element 302 kao što je prikazano predstavom 1194 regulatorskog kola. Tokom prethodno opisanoga drugog perioda, (redni prekidački element 301 je otvoren, šantni prekidački element 302 je zatvoren kao što je prikazano predstavom 1192 regulatorskog kola), prekidački napon (Vsw) je opadao do potencijala napona od oko nula volti. Uzeti u obzir da će prekidački napon (Vsw) opasti kada su i redni prekidač i šantni prekidač otvoreni, kao i kada je samo šantni prekidač zatvoren. Pored toga, kao što je prikazano, gejtni napon Vgssw gejta NMOS rednoga prekidačkog tranzistor rednoga prekidačkog element 301 ima potencijal napona koji je približne vrednosti prekidačkog napona (Vsw). Dalje, gejtni napon Vgsp (takođe se naziva drugi prekidački napon) gejta NMOS rednoga zaštitnog tranzistora Qsprednoga prekidačkog bloka 301 ima potencijal napona od oko VBATTumanjenog za napon Vmax,DC.

[0042] Fig.12 prikazuje primer detaljnije implementacije pretvarača 300 napona. Kao što je prikazano, pretvarač 300 napona može dodatno uključivati ultra malu parazitsku induktivnost u čipu kola 303 za zaštitu od pika napona radi omogućavanja brzog prekidanja sa malim gubitkom. Kao što je prikazano, pretvarač 300 može dodatno uključivati kolo 305 za pomeranje naponskog nivoa radi prevođenja signala kontrolera, koji se odnose na lokalni potencijal uzemljenja Vloc, u odgovarajuće signale koji se odnose na vremenski zavisnu vrednost izlaznoga prekidačkog čvora Vsw. Ovaj pretvarač 300 dalje uključuje drajversko strujno kolo za šantne prekidačke i zaštitne tranzistore, koje se sastoji od bloka 307 kašnjenja sa strujnim kolom koje predstavlja suštinski identično vreme kašnjenja bloku 305 za pomeranje naponskog nivoa bez indukovanja pomeranja u DC nivoima, i konični drajver 306 koji obezbeđuje kontrolne signale rednom prekidaču sa vremenom kašnjenja koje je suštinski identično vremenu kašnjenja drajvera 304 bez uzemljenja ka rednom prekidaču.

[0043] Fig.13 prikazuje primer načina ostvarivanja složenog rednoga prekidačkog elementa 301 i šantnoga prekidačkog elementa 302. Kao što je prikazano, svaki prekidački blok 301 i 302 uključuje dva tranzistora, prekidački tranzistor i zaštitni tranzistor, i pogodan je za rad sa naponima napajanja od približno dvostrukoga maksimalnog DC drejn-ka-sorsu napona dozvoljenog za upotrebljenu tranzistorsku tehnologiju. Iako su složeni redni prekidački element 301 i šantni prekidački element 302 prikazani sa samo dva tranzistora, podrazumeva se da druge implementacije mogu uključivati više od dva tranzistora unutar složenog rednoga prekidačkog elementa 301 i šantnoga prekidačkog elementa 302 održavajući jednaku funkcionalnost.

[0044] Usredsredimo se prvo na šantni prekidači blok 302 čiji primer načina ostvarivanja uključuje dva redno vezana NMOS tranzistora Qshswi Qshp, koji su, tim redom, prekidački i zaštitni tranzistori. Važno je uzeti u obzir da se, kao što je naznačeno šematskim dijagramima, ovi tranzistori konfigurišu tako da se lokalni kontakt tela održava na istom potencijalu kao i sors tranzistora. U slučaju Qshswovaj potencijal je

1

isti kao lokalni potencijal Vlocuzemljenja, a ovaj se tranzistor može izraditi unutar lokalnog izvora ili u rasutom materijali, ali zaštitni tranzistor ili tranzistori Qshpmoraju se izraditi unutar izvora i sa lokalnim potencijalom tog izvora povezanog sa potencijalom sors kontakta tranzistora, kako bi se izbegli prekomerni naponi između kontakta gejta i kontakta tela tranzistora. U jednom načinu ostvarivanja svaki tranzistor se izrađuje unutar sopstvenog p-izvora postavljenog unutar n-dopirane izolacione oblasti, ali u alternativnom načinu ostvarivanja oba se tranzistora mogu izraditi u izolovanim pdopiranim izvorima unutar većih n-dopiranih izvora, u kome se veći n-dopirani bunar povezuje na veći ulazni napon (obično Vhi). Uzeti u obzir da je spoj između izvora i pozadinske oblasti dopirane rasutim materijalom obično malo dopiran i može izdržati mnogo veće napone od tranzistorskih terminala bez lavinskog proboja. Drugi načini ostvarivanja mogu uključivati, na primer, dielektrično izolovane tranzistore radi postizanja istog cilja.

[0045] Kontrolni naponi 312 koji se obezbeđuju prekidačkom tranzistoru Qshswodnose se na lokalni potencijal uzemljenja i mogu se obezbediti konvencionalnim koničnim puferskim pojačivačem koji se odnosi na lokalno uzemljenje, osim, kao što je u nastavku opisano, u konekciji sa upravljanjem kašnjenjima unutar pufera. Napon Vgshpprednapona gejta koji se obezbeđuje Qshpbira se tako da se izbegne prekomerno naponsko opterećenje na prekidačkom tranzistoru.

[0046] Fig.14 prikazuje primer prednaponskih stanja za šantne prekidačke i zaštitne tranzistore. Primer sa Fig.14 odnosi se na slučaj u kom je napon napajanja oko 3.6 V, a za Qshpi Qshswsse koriste tranzistori sa pragom napona od oko 0.5 V, i maksimalnim gejt-sors, gejt-drejn, i drejn-sors naponom od 1.8 V. Kao što je prikazano na Fig.14, kada je redni prekidač 301 uključen, a šantni prekidač 302 isključen, očigledno je da će potencijal Vswbiti približno jednak naponu napajanja (zanemarujući male korekcije za otpornost uključenih rednih prekidačkih elemenata i drugih parazitskih otpornosti, i vremenski zavisne napone koji će u nastavku biti detaljnije ispitani). Gejtni napon koji se obezbeđuje do Qshswmanji je od praga napona, tako da je šantni prekidač isključen. Obezbeđivanjem DC napona srednje vrednosti gejtu zaštitnog tranzistora, ovde prikazanog kao 1.8 V, srednji čvor Vs,intizmeđu prekidačkih i zaštitnih tranzistora se primorava da prihvati potencijal manji od praga napona kada je donji prekidački tranzistor isključen i približno jednak VMAX kada je tranzistor uključen. Tako se naponi na različitim čvorovima prilagođavaju kako bi se izbeglo pojavljivanje prekomernog napona između bilo koja dva tranzistorska terminala, i pouzdanost vrućeg nosača ostaje prihvatljiva.

[0047] Slično tome, kada je redni prekidač 301 isključen, a šantni prekidač 302 uključen, izlazni napon Vswje blizu 0, zanemarujući male padove napona zbog otpornosti uključenog tranzistora. Napon od gejta zaštitnog tranzistora Qshpdo sorsa i drejna ponovo je unutar granica dozvoljenog napona, osiguravajući prihvatljivu otpornost vremenski zavisnom dielektričnom proboju.

[0048] Uzeti u obzir da je u ovom kolu, i šantnom prekidačkom elementu opisanom u nastavku, moguće upotrebiti više od dva redno vezana tranzistora za rad sa višim ulaznim naponima u odnosu na

1

maksimalni prihvatljivi napon za pojedinačni tranzistor. Međutim, u tom slučaju, neophodno je dozvoliti varijaciju u potencijalu gejta primenjenom na prekidačke tranzistore. Zato što je magnituda napona primenjenog na njih smanjena, dodatna energija dovedena do gejtova ovih dodatnih zaštitnih tranzistora je mala u odnosu na onu koja je potrebna za prekidanje jednoga glavnog tranzistora slične kapacitivnosti.

[0049] Nastavimo dalje ka rednom prekidačkom elementu 301, u kome primer implementacije uključuje dva redno vezana NMOS tranzistora Qsswi Qsp, koji su, tim redom, prekidački i zaštitni tranzistori. Ponovo uzeti u obzir da su, kao što je naznačeno na šematskim dijagramima, ovi tranzistori konfigurisani tako da se lokalni kontakt tela održava na istom potencijalu kao i sors tranzistora. U slučaju rednoga prekidačkog bloka 301, nužno je da svi kontakti tela tranzistora budu povezani na lokalni potencijal sorsa respektivnog tranzistora, pošto se potencijal sorsa odnosi na izlazni prekidački čvorni potencijal Vsw, koji osciluje od bliskoga lokalnog uzemljenja Vlocdo bliskoga lokalnog napajanja Vhikako se stanje prekidača menja.

[0050] U slučaju rednoga prekidačkog elementa 301, kontrolni napon 311 primenjen na gejt od Qssw, i prednaponski napon primenjen na gejt od Qsp, moraju se oba odnositi na izlazni prekidački potencijal Vswčvora. Na taj način, konstantnom se održava razlika između potencijala Vg,spi potencijala Vswuprkos varijacijama u vrednosti Vswkoja se odnosi na lokalno uzemljenje Vloc, i slično tome konstantnom se održava razlika između potencijala Vg,sswi Vsvu datom kontrolnom stanju uprkos varijacijama vrednosti u Vswkoja se odnosi na lokalno uzemljenje Vloc. To jest, prednaponski i kontrolni naponi moraju na rednom prekidaču da teku u odnosu na uzemljenje. Način za ostvarivanje ovog cilja u primeru načina ostvarivanja detaljnije je opisan u nastavku.

[0051] Treba uzeti u obzir da je moguće upotrebiti PMOS tranzistore kao redne prekidačke i zaštitne elemente 301. U tom slučaju, kontrolni i prednaponski naponi odnose se na lokalni napon Vhinapajanja, koji ne varira značajno u odnosu na lokalno uzemljenje Vloctokom prekidačkog ciklusa (zanemarujući parazitske efekte koji će se u nastavku detaljnije razmotriti). Kada se PMOS tranzistori koriste za redni prekidački blok 301, a maksimalni napon gejt-ka-drejnu ili gejt-ka-sorsu korišćenih tranzistora je suštinski manji od napona napajanja, i dalje je neophodno obezbediti sredstva za pomeranje naponskog nivoa kontrolnih napona u odnosu na lokalno uzemljenje, kao što će u nastavku biti opisano za ovaj primer implementacije, ali ih više nije neophodno obezbediti za napon napajanja bez uzemljenja i drajverske napone. Međutim, upotreba PMOS tranzistora umesto NMOS tranzistora ima nekoliko nedostataka. Minimalizovanje otpornosti uključenog tranzistora naročito je važno u slučaju složenoga prekidačkog bloka, pošto izlazna struja mora teći kroz dva redno vezana tranzistora, stvarajući disipativne gubitke u svakom. Pošto je mobilnost šupljina u silicijumu suštinski manja nego mobilnost elektrona, PMOS tranzistori moraju biti dosta širi od NMOS uređaja da bi postigli odgovarajuću otpornost u uključenom stanju, i tako će kapacitivnost PMOS prekidača biti veća od sličnih NMOS

1

uređaja. Kao što se vidi u jednačini 6, očigledno je da će se gejtni prekidački gubici povećati proporcionalno sa kapacitivnošću gejta, i tako će efikasnost pretvarača biti umanjena. Uz to, tranzijentno ponašanje PMOS uređaja tokom prekidanja razlikuje se od NMOS uređaja, i različito varira sa varijacijama u parametrima postupka tokom izrade, i radne temperature i napona, tako da se dosta teže postiže precizna kontrola relativnih prekidačkih vremena rednih i šantnih elemenata, naročito na visokim radnim frekvencama neophodnim za osiguravanje željene kompaktne veličine i spremnosti integracije pretvaračkih elemenata. Stoga, upotreba NMOS tranzistora u rednom prekidaču može biti poželjna.

Samoaktivirajuće Napajanje Naponom i Kola za Pomeranje Naponskog Nivoa

[0052] Upotreba složenog NMOS rednog prekidača 301 zahteva da kontrolni napon 311 ka rednom prekidačkom tranzistoru, i da prednaponski napon Vgspka rednom zaštitnom tranzistoru, budu u odnosu na izlazni prekidački potencijal Vswčvora, kao što je gore opisano. Na Fig.15 prikazan je konvencionalni način konstrukcije takvih samoaktivirajućih napajanja naponom. Dioda 401 se koristi za spajanje kondenzatora 402 na pozitivni napon napajanja. Kada se čvor (Vswovde) bez uzemljenja povuče ispod pozitivnog napona napajanja, dioda 401 ima pozitivni prednapon, i kondenzator 402 se može puniti do potencijala jednakom razlici između napona napajanja i niske vrednosti čvora bez uzemljenja, umanjenog za napon uključivanja diode. Kada čvor bez uzemljenja visoko osciluje, dioda 401 ima povratni prednapon, i strana višeg napona filter kondenzatora 402 je u stanju da ode do vrednosti viših od potencijala napajanja, na taj način održavajući redne prekidačke tranzistore uključenima tokom prikladnog dela prekidačkog ciklusa. Može se upotrebiti otporni naponski razdelnik 404/405, kao što je prikazano na Fig.15, za ekstrahovanje željenoga prednaponskog napona koji se treba primeniti na zaštitni tranzistor Qsp; u tu svrhu mogu se takođe upotrebiti regulator sa niskim padom napona ili redno kolo diode. U nekim načinima ostvarivanja pufer ne može oscilovati „od linije do linije”, i mora se smanjiti do naponskog opsega unutar granica proboja prekidačkog uređaja.

[0053] Goreopisani pristup ima nekoliko nedostataka. Teško je izraditi Šotki diode na silicijumu sa prihvatljivim učinkom, i stoga su često nedostupne ili ne pružaju prihvatljiv učinak. Spojna dioda može se koristiti umesto Šotki diode. Spojne diode mogu se koristiti u visokonaponskim, niskofrekventnim sistemima. Međutim, spojne diode su karakteristične po ograničenom vremenu odziva, naziva se i vreme povratnog oporavka, tokom kog se struja provodi za interval u nominalno blokiranom smeru posle stanja pozitivnog prednapona. (Ovo je rezultat potrebe izbacivanja manjine nosača iz oblasti spoja koji su bili ubačeni tokom prethodnog perioda toka struje unapred.) U visokofrekventnom pretvaraču opisanih načina ostvarivanja, vreme povratnog oporavka obično predstavlja suštinski deo ukupnoga prekidačkog perioda, rezultujući značajnim gubitkom naelektrisanja i samim tim napona sa filter

1

kondenzatora. Dalje, napon napajanja nije regulisan, tako da se pouzdanost može umanjiti u slučaju visokonaponskog izvora, poput nove baterije. Konačno, najveći napon koji se može postaviti preko kondenzatora jeste napon napajanja umanjen za napon uključene diode, kao što je gore naznačeno. Naročito u slučaju spojne diode, napon u uključenom stanju može biti 0.85 V ili viši, predstavljajući značajan deo napona napajanja, što utiče na rad sa baterijama, naročito kada je ulazni napon pao usled pražnjenja i/ili starenja. Stoga, tradicionalna samoaktivirajuća napajanja naponom imaju nekoliko značajnih nedostataka kada se koriste sa visokofrekventnim regulatorom.

[0054] Fig.16 prikazuje primer načina ostvarivanja samoaktivirajućeg kola 304 koji ukazuje na opisane nedostatke. Napon Vhinapajanja usmerava se ka ulazu linearnog regulatora (LDO) 411 sa niskim padom napona, čija efikasnost ima mali uticaj na sveukupnu efikasnost sistema pošto je količina snage koja se obezbeđuje drajveru minimalna i čiji izlazni napon može biti suštinski jednak LDO-ovom naponu napajanja snagom. Izlaz LDO-a se usmerava ka filter kondenzatoru 412 povezanim sa lokalnim potencijalom uzemljenja. Kada tranzistori Qb,di Qb,pprovode struju, LDO generiše prethodno opisani drugi prekidački gejtni napon Vgsp.

[0055] Ovaj filter kondenzator 412 obezbeđuje napon paru redno povezanih NMOS tranzistora Qb,di Qb,p. Način ostvarivanja uključuje prvi tranzistor koji pokreće replika 406 sa pomerenim naponskim nivoom drajverskog napona 312 primenjenog na šantni prekidački tranzistor sa Fig.13. Kao posledica, kada su šantni prekidački tranzistori 302 uključeni, a Vswopada do lokalnog potencijala Vlocuzemljenja, tranzistor Qb,dje takođe uključen, tako da filter kondenzator može napajati naelektrisanjem kondenzator 414 bez uzemljenja. Kada je šantni prekidač 302 isključen, a redni prekidač 301 uključen, a Vswraste do lokalnog potencijala Vhinapajanja, tranzistor Qb,dje isključen, i kondenzator 414 bez uzemljenja može pratiti Vsw, tako da se strana višeg napona kondenzatora 414 bez uzemljenja održava iznad lokalnog napona Vhinapajanja željenim naponom VLDO.

[0056] Tokom prethodno opisanoga drugog perioda, kondenzator bez uzemljenja je napunjen.

Kondenzator 414 koji se napaja povezuje se između zajedničkog čvora (Vsw) i gejta NMOS rednoga zaštitnog tranzistora, i pomaže u kontroli prekidačkoga gejtnog napona Vgsp. Jedan način ostvarivanja uključuje kondenzator bez uzemljenja koji se puni tokom drugog perioda zatvaranjem prekidača što obezbeđuje provodni put između linearnog regulatora (LDO) i kondenzatora bez uzemljenja. Specifičniji način ostvarivanja uključuje gejtne napone samoaktivirajućih tranzistora Qb,di Qb,pkoji su uključeni kada je šantni prekidački element 302 zatvoren, i par samoaktivirajućih tranzistora Qb,di Qb,pkoji obezbeđuje provodni put između linearnog regulatora 411 sa niskim padom napona i kondenzatora 414 bez uzemljenja. Pri tranziciji iz drugog perioda u prvi period po zatvaranju rednoga prekidačkog elementa 301, kondenzator 414 bez uzemljenja obezbeđuje podizanje napona prekidačkog gejtnog napona kada Vswraste. To jest, kondenzator bez uzemljenja obezbeđuje napon koji je viši od prvog napona napajanja prekidačkoga gejtnog napona pri tranziciji na prvi period po zatvaranju rednog prekidačkog elementa.

1

[0057] Tranzistor Qb,pdeluje kao zaštitni tranzistor za Qb,d, na isti goreopisani način u odnosu na glavne prekidačke tranzistore. Napon Vg,bpprimenjen na ovaj tranzistor dobija se upotrebom diode na naponu sa pomerenim naponskim nivoom primenjenim na gejt od Qb,d, i zatim filtriranjem rezultata kondenzatorom, da bi se osigurao napon na zaštitnom tranzistorskom gejtu, Vg,bpuvek prelazi prosečan napon primenjen na prekidački tranzistorski gejt, Vg,bd.

[0058] Izlazni napon regulatora VLDOkontroliše se ulaznim naponom Vctr, koji je proporcionalan naponu preko kondenzatora 414 bez uzemljenja, ekstrahovanog diferencijalnim puferom 415.

[0059] Kolo sa Fig.16 obezbeđuje brojne prednosti nad opisanim samoaktivirajućim napajanjem zasnovanim na diodama. Kolo se može implementirati koristeći standardne NMOS uređaje i standardne CMOS postupke. Obezbeđeni se napon reguliše i ne može prekoračiti određene vrednosti sa novom baterijom. Obezbeđeni napon može pristupiti lokalnom naponu napajanja unutar otpornosti uključenih rednih NMOS uređaja i regulatora, i na taj način nije ograničen padom napona diode, tako da nema uticaja na učinak kako baterija stari. Brzi NMOS uređaji mogu se koristiti za prekidačko delovanje Qb,d, tako da rad kola ne zavisi od povratnih prednaponskih vremena oporavka. Ponovno korišćenje kontrolnog ulaza Vgshswosigurava održavanje sinhronije tajminga između rada samoaktivirajućeg napajanja i rada složenih prekidača kako ciklus varira.

[0060] Za naročite načine ostvarivanja, puferski pojačivač 413 korišćen u kolu sa Fig.16 predstavlja konvencionalni konični CMOS pufer, ali linije napajanja za ovaj pufer su prekidački potencijal Vswčvora i strana višeg napona kondenzatora 414 bez uzemljenja, koji je donekle manji od VLDOiznad Vsw. Kontrolni naponi dovedeni do ovog puferskog pojačivača moraju se dakle takođe odnositi na prekidački potencijal Vswčvora pre nego na Vloc. Primer način ostvarivanja kola 305 za pomeranje naponskog nivoa sa Fig.17 ukazuje na ovaj zahtev.

[0061] Prethodno opisani prekidački gejtni napon može se generisati pomeranjem naponskog nivoa kontrolnog napona iz kontrolera. Za jedan način ostvarivanja, pomeranje naponskog nivoa kontrolnog napona uključuje upućivanje prekidačkoga gejtnog napona na potencijal napona zajedničkog čvora.

[0062] Razlika napona (aVdd1-Vsw) približno je jednaka maksimalnom dozvoljenom DC naponu za korišćene tranzistore, npr.2.0 V za 0.18 mikronsku tehnologiju. Napon aVdd2je takođe postavljen na ovu vrednost, u odnosu na čvor uzemljenja. Napon Vsw+1 V se dobija upotrebom diode između aVdd1i Vsw, sa kapacitivnim filtriranjem radi uklanjanja tranzijenata.

[0063] Diferencijalni kontrolni napon koji se odnosi na uzemljenje iz Kontrolera napaja napon-u-struju pretvarač 501. Izlazna diferencijalna struja na svakoj grani prolazi kroz dva kaskodna tranzistora, jedan par 502 se održava na aVdd2, a drugi par 503 na otprilike Vsw+1.3V. Struje zatim prolaze kroz aktivna opterećenja, ovde predstavljena u uprošćenoj formi otpornicima Ract, koja konvertuju diferencijalne struje nazad do diferencijalnih napona, kojima se napaja diferencijalni transrezistentni pojačivač 504 i na taj način kroz dodatne puferske nivoe 413 kao što je prikladno za pokretanje rednoga prekidačkog gejta,

2

Vgssw. U poželjnom način ostvarivanja, aktivna opterećenja se implementiraju kao NMOS diode sa umreženim NMOS tranzistorima da bi povećali otpornost AC opterećenja, sa nekim dodatnim fiksnim otpornicima.

[0064] Važno je uzeti u obzir da se strujno kolo 305 za pomeranje naponskog nivoa prikazano na Fig.17 može suštinski replikovati, što je prikazano kao blok 307 kašnjenja na Fig.12 za napajanje kontrolnim naponom šantnog prekidača 302. U bloku 307 kašnjenja, kolo se konfiguriše sa gejtnim naponom primenjenim na oba tranzistora koji je isti kao aVdd2, i na taj način ne dolazi do promene napona.

Međutim, propagaciono kašnjenje suštinski je identično onom koje se sreće u bloku za pomeranje naponskog nivoa, na taj način održavajući preciznu sinhroniju kontrolnih ulaza u redne i šantne prekidače, od suštinskog značaja za uspešan rad inventivnoga visokofrekventnog pretvarača.

Kolo za Zaštitu od Pika Napona

[0065] Upotreba ekstremno brzih prekidačkih vremena, kao što je prethodno opisano, minimalizuje disipaciju u kanalu prekidačkih tranzistora tokom tranzicije iz isključenog stanja u uključeno stanje. Međutim, neophodne su dodatne mere opreza da bi se tako brza prekidačka vremena upotrebljavala u konvencionalnom niskonaponskom postupku bez štetnog uticaja na pouzdanost pretvarača. U bilo kojoj praktičnoj implementaciji pretvarača, konekcije koje obezbeđuju struju od napajanja (poput baterije) do strane višeg napona rednog prekidača povezane su sa ograničenom parazitskom

induktivnošću Lpar,hi. Ova induktivnost je neto rezultat nekoliko fizičkih induktivnosti prisutnih u svakom realistično upakovanom uređaju, uključujući parazitsku induktivnost kondenzatora za razdvajanje koja je izvan pakovanja, parazitsku induktivnost trasa i/ili spojeva žica koji spajaju vodove i čvorove napajanja sa kontaktnim površinama integrisanog kola koje sadrži pretvarač, i obično manji, ali ne i zanemarljiv udeo od trasa na samom IC pretvaraču. Podjednaka induktivnost ovih različitih udela obično se zanemaruje pri konstrukciji konvencionalnih niskofrekventnih pretvarača. Ovu je induktivnost ranije takođe zanemarivalo stanje tehnike visokofrekventnog pretvarača koji koristi rezonantne gejtne drajvove, gde je prekidački napon koji se obezbeđuje gejtu prekidačkog uređaja suštinski sinusoidan i stoga je prekidačka tranzicija relativno spora.

[0066] Međutim, opisani načini ostvarivanja mogu upotrebljavati veoma brze prekidačke tranzicije, a šantna kapacitivnost se namerno ne dodaje prekidačkim tranzistorima kao što može biti slučaj u stanju tehnike pristupa Nultog Naponskog Prekidanja. Prema tome, kao što se vidi na Fig.12, kada je redni prekidač 301 uključen, celokupna izlazna struja prolazi kroz parazitski induktor Lpar,hi. Kada se redni prekidač 301 vrlo brzo isključi, parazitski induktor pokušava održati istu izlaznu struju, što prouzrokuje brzo povećanje napona Vhiu odsustvu bilo kakvih preventivnih mera. Takođe se može predvideti da, u odsustvu disipacije unutar kola, parazitska induktivnost može interagovati sa parazitskim kapacitivnostima kako bi stvorila visokofrekventno rezonantno kolo, koje će kreirati neprestano stanje prebačaja kao rezultat prvobitne brze tranzicije napona. Primer je prikazan na Fig.18. U ovom slučaju, simulira se realistično složeno prekidačko kolo, podeljeno na četiri bloka, koje koristi prethodno opisane brze prekidačke tranzicije, sa realističnim vrednostima parazitske (Lpar,pk, Lpar,bd) povezanim sa pakovanjem poluprovodnika i štampanom pločom, ali bez bajpas kapacitivnosti ili zaštite od naponskih pikova. Očigledno je da u trenutku isključivanja rednog prekidača, lokalno napajanje pikuje do 12.5 volti, značajno prelazeći maksimalnu granicu čak i za složene (kaskodne) konfiguracije, ako se koriste 0.18 mikronski uređaji. Uz to, kolo pokazuje ponašanje produženog prebačaja sa karakterističnom frekvencom od otprilike 1.5 GHz. Kada se redni prekidač uključi, lokalni potencijal napajanja brzo opada do napona od 1 V i zatim prebacuje na frekvenci od oko 1 GHz. U svakom slučaju, amplituda prebačaja pokazuje lagano prigušenje tokom 5-10 nsek. Treba uzeti u obzir da inkluzija kondenzatora van čipa ne utiče značajno na veličinu pikova.

[0067] Treba uzeti u obzir da će se pikovi napona javiti u svakom pretvaraču koji ima brze prekidačke tranzicije bez dodatne šantne kapacitivnosti oko prekidača, nezavisno od toga da li prekidački elementi predstavljaju složene NMOS prekidače, ili bilo koji drugi tip prekidača koji uključuje, na primer, PMOS tranzistore, pojedinačni PMOS tranzistor, pojedinačni NMOS tranzistor, ili bilo koji drugi brzi prekidački uređaj. Uz to, dok detaljno ponašanje prikazano na Fig.18 može biti specifično za opisane načine ostvarivanja, opšti fenomeni prekomernih naponskih izleta (pikova) i prebačaja javiće se svaki put kada se u pretvaraču koriste brze prekidačke tranzicije bez dodatne kapacitivnosti.

[0068] Naravno, poželjno je obezbediti strujno kolo za zaštitu od pika napona za redne i šantne prekidačke elemente svakog DC-DC pretvarača koji koristi brze prekidačke tranzicije kao što je gore opisano. Zaštita od naponskih pikova idealno uključuje kapacitivne elemente između prethodno opisanoga prvog napajana naponom i drugog napajanja naponom. Za jedan način ostvarivanja, strujno kolo za zaštitu od pika napona uključuje prenosni vod koji ima minimalne parazitske induktivnosti, minimalizujući tako impedancu prenosnog voda.

[0069] Fig.19 prikazuje primer regulatora napona koji dalje uključuje kolo 1910 za zaštitu od pika napona. Kolo 1910 za zaštitu od pika napona obezbeđuje kolo za punjenje-skladištenje između prvog napajanja naponom (snagom) i drugog napajanja naponom (snagom). Kao što je prikazano, kolo 1910 za zaštitu od pika napona nalazi se u istom integrisanom kolu 1930 kao i redni i šantni prekidački elementi. Kola za punjenje-skladištenje uključuju kapacitivne elemente (CSP) koji su postavljeni u isto integrisano kolo kao i redni prekidački element i šantni prekidački element, susedne svakom rednom prekidačkom elementu i šantnom prekidačkom elementu. Integrisano kolo nalazi se unutar pakovanja 1940.

Specifičnije, strujno kolo 1910 za zaštitu od pika napona postavlja se u neposrednu blizinu direktno u integrisano kolo 1930, i može se postaviti na obe strane prekidačkoga strujnog kola, i bez funkcionalnih blokova izuzev interkonekcija između prekidačkoga strujnog kola i strujnog kola 1910 za zaštitu od pika napona. Jedan način ostvarivanja uključuje kapacitivne elemente postavljene na suprotne strane svakog rednoga prekidačkog elementa i šantnoga prekidačkog elementa.

[0070] Važno je uzeti u obzir da u odsustvu disipativne impedance, predstavljene u uprošćenom obliku na Fig.19 sa Rsp, kapacitivnost zaštite od pikova može obrazovati redno rezonantno kolo faktora (high-Q) visokog kvaliteta sa parazitskim induktivnostima Lpar,pki LintI, gde Lintlpredstavlja parazitsku induktivnost internoga strujnog kola u čipu. Reakcija takvog kola na fazno funkcijsko pobuđivanje, kakvo je ono koje se efektivno obezbeđuje kada redni prekidač izvrši naglu tranziciju od uključenog ka isključenom, rezultovaće u neprestanom sinusoidnom naponu na rezonantnoj frekvenci, kao što je prikazano na Fig. 18. Dalje, magnituda ovoga rezonantnog napona preko svake redne komponente može značajno premašiti magnitudu ukupnog napona preko rezonatora. Sinusoidni napon će istrajati dok se njegova energija ne rasejava gubicima unutar rezonatora ili povezanih komponenti. Ovo je izuzetno nepoželjna situacija, pošto će svaki izlet napona čvora stvoriti dodatno opterećenje na rednom i/ili šantnom prekidačkom tranzistoru, a prebačaj može takođe voditi interferenciji sa radom okolnih kola, i u DC-DC pretvaraču i u drugim kolima u istom čipu, kada je pretvarač deo integrisanog sistema. Prebačaj takođe može prouzrokovati gubitak u efikasnosti, ako je loše vremenski usklađen sa otvaranjem i zatvaranjem jednog od prekidača. Zato je važno inkorporirati disipativni element u impedancu zaštite od pikova, šematski predstavljene sa Rsp, da bi se minimalizovao neželjeni prebačaj u kolu za zaštitu od pika napona. To jest, disipativni element prigušuje prebačaj napajanja snagom regulatorskoga strujnog kola. Za jedan način ostvarivanja, disipativni element kritično prigušuje prebačaj napajanja snagom ka regulatorskom strujnom kolu.

[0071] Vrednost disipativnog elementa bira se na osnovu brojnih razmatranja. Prvo, impedanca elementa mora sama po sebi biti dovoljno mala tako da je struja koja rezultuje kada izlazna struja teče kroz nju mala u odnosu na maksimalne napone dozvoljene na spojevima prekidačkih tranzistora, da bi se osiguralo da disipativna impedanca ne stvara sama po sebi napone koji umanjuju pouzdanost. Drugo, disipativni element mora biti dovoljno velik da suzbije prekomerni prebačaj u rednom rezonantnom kolu koje sadrži parazitske induktivnosti i strujno kolo za disipaciju pika napona Konačno, treba se upotrebljavati najmanja vrednost disipacije koja proizvodi prihvatljivo umanjivanje prebačaja, pošto se disipacija u odgovarajućem otporniku Rspgubi na opterećenje i na taj način umanjuje sveukupnu efikasnost sistema. Obično nije moguće obezbediti jednostavnu analitičku formulu za preciznu vrednost disipacije, koja se umesto toga mora tražiti detaljnom simulacijom kola i optimizacijom dve relevantne brojčane vrednosti: sveukupne efikasnosti pretvarača i kvadratne sredine (RMS) napona primenjenog na prekidačke tranzistorske gejt-drejn ili gejt-sors konekcije. Za jedan način ostvarivanja, optimalna vrednost otpornosti obično je blizu one koja odgovara karakterističnoj impedanci zbirne aproksimacije svih elemenata prenosnog voda, to jest:

2

[0072] Za jedan način ostvarivanja, vrednost otpornosti disipativnog elementa odgovara karakterističnoj impedanci zbirne aproksimacije svih elemenata prenosnog voda, u kome prenosni vod obuhvata kolo za punjenje-skladištenje i parazitsku induktivnost povezanu sa regulatorskim strujnim kolom. Za drugi način ostvarivanja, vrednost otpornosti disipativnog elementa se zasniva na osnovu karakteristične impedance zbirne aproksimacije svih elemenata prenosnog voda, u kome prenosni vod obuhvata kolo za punjenjeskladištenje i parazitsku induktivnost povezanu sa regulatorskim strujnim kolom. Za neki način ostvarivanja, parazitska induktivnost uključuje induktivnost povezanu sa najmanje pakovanjem integrisanog kola koje uključuje regulator napona, i integrisano kolo koje uključuje regulator napona.

[0073] Za jedan način ostvarivanja, disipativni element suzbija prebačaj regulisanog napona tokom prekidačkog perioda prekidačkog elementa. Neki način ostvarivanja uključuje vrednost otpornosti disipativnog elementa izabrane kako bi se sprečilo kvarenje prekidačkih elementa.

[0074] U primeru načina ostvarivanja, za koji su rezultati simulacije predstavljeni na Fig.20, prekidačko strujno kolo i povezano strujno kolo za zaštitu od pika napona podeljeni su na četiri dela, kao što je već razmatrano. Svaki segment zaštite od pika napona obezbeđuje podjednaku kapacitivnost od 50 pF i podjednaku disipativnu otpornost od 2 oma, tako da ceo pretvarač obezbeđuje disipaciju zaštite od pika napona približno jednaku vrednosti od 0.5 oma za Rsp, i podjednaku kapacitivnost Cspod 200 pF, pri prekidanju struje napajanja od 600 mA. Kao što se može primetiti poređenjem sa Fig.18, lokalni pikovi napona napajanja suštinski su smanjeni.

[0075] U jednom načinu ostvarivanja, strujno kolo za zaštitu od pika napona obrazuje se upotrebom gejt-ka-kanalu kapacitivnosti MOS struktura. MOS strukture se upotrebljavaju u ovom načinu ostvarivanja jer obezbeđuju najveću kapacitivnost po jediničnoj oblasti obično dostupnu u standardnom CMOS postupku. Za neki način ostvarivanja, najmanje jedna MOS struktura uključuje kolo za punjenjeskladištenje i najmanje deo disipativnog elementa. Druge strukture kondenzatora, poput paralelnih pločastih metal-izolator-metal (MIM) kondenzatora, ivicom određenih kondenzatora, kanalskih kondenzatora, ili različitih kolumnarnih ili stubnih struktura poput onih, struci dobro poznatih, za upotrebu u DRAM ćelijama za skladištenje, mogu se koristiti, ako su dostupni u datom postupku.

Generalno, napon koji se može bezbedno primeniti preko MOS strukture između gejta i zajedničke sors/drejn/telo konekcije sličan je onom koji je dozvoljen između gejta i bilo koga drugog terminala uređaja u običnom MOS tranzistorskom radu. Pošto je kolo 303 za zaštitu od pika napona povezano između lokalnih terminala Vhii Vloc, između kojih je najmanji DC napon napajanja, takođe može biti neophodno postaviti višestruke redno vezane MOS kondenzatore kako bi se osiguralo da je napon preko terminala bilo kog kondenzatora prihvatljivo nizak. Za jedan način ostvarivanja, napon se preko svakog MOS kondenzatora održava ispod prethodno određenog praga određenog maksimalnim dozvoljenim DC naponom svakog MOS kondenzatora. Prednaponska mreža može se koristiti kako bi se osiguralo da napon srednjeg čvora između rednih MOS struktura interpolira primenjeni DC potencijal na željeni način, bez uticaja na AC karakteristike mreže za razdvajanje. U primeru načina ostvarivanja, koriste se relativno puno n-dopirani izvori radi maksimalizacije kapacitivnosti između gejta i oblasti kanala/tela, ali se takođe mogu koristiti i konvencionalni NMOS ili PMOS uređaji.

[0076] Disipativni elementi Rspmogu se redno inkorporirati sa kondenzatorima. Ovi disipativni elementi mogu se izvoditi kao polisilicijumski otpornici, tankoslojni metalni otpornici, ili bilo koji drugi pogodan otporni element. Podjednaka redna otpornost povezana sa kondenzatorskim strukturama varira u zavisnosti od upotrebljenog postupka i korišćenog pristupa za izradu kondenzatora, i u nekim slučajevima može biti dovoljno velika da nisu potrebni dodatni disipativni elementi.

[0077] Generalno, povećavanje vrednosti kondenzatora Cspvodiće povećanoj parazitskoj induktivnosti Lint1za bilo koju datu kondenzatorsku tehnologiju i raspored delova, zato što se fizička veličina kondenzatora povećava, i stoga se udaljena struja mora sprovesti povećanjima interkonekcionih žica. Parazitska induktivnost povezana sa datom strukturom kondenzatora može se smanjiti dobrim smernicama rasporeda delova; na primer, kontakte ne bi trebalo postavljati na suprotne krajeve pravougaone strukture, nego poželjno blizu centra strukture, ili oba postaviti na jedan njen kraj, kako bi se smanjila parazitska induktivnost. Međutim, pri povećanju maksimalne struje, postaje teško konstruisati pojedinačni kondenzator sa dovoljno malom induktivnošću. Na primer, za udvostručavanje maksimalne izlazne struje, zaštitna kapacitivnost mora se udvostručiti, ali induktivnost (koja se menja proporcionalno sa kapacitivnošću) mora biti prepolovljena. Za bilo koju datu tehnologiju i strukturu kondenzatora i raspored delova, dostići će se izlazna struja pri kojoj parazitska induktivnost postaje prekomerna.

[0078] Rešenje ovog problema može se pronaći daljim deljenjem prekidačkih elemenata prekidačkoga strujnog kola 301 i 302 na paralelno povezane segmente (segmente prekidačkog bloka), tako da svaki segment nosi deo ukupne izlazne struje, i daljim deljenjem zaštitnog kola Csp- Rspna odvojene segmente, pri čemu svaki zaštićuje jedan od segmenata prekidačkog bloka. U jednom načinu ostvarivanja, zaštitno strujno kolo je dalje podeljeno u grupe tako da je deo zaštitnog kola postavljen na svaku stranu segmenta prekidačkog kola, i opciono na lokacije u neposrednoj blizini samih prekidača. Za neki način ostvarivanja, najmanje deo strujnog kola za zaštitu od pika napona postavlja se između mnoštva segmenata prekidačkog bloka. Strujno kolo za zaštitu od pika može uključivati segmente kola za punjenje-skladištenje. Jedan način ostvarivanja uključuje svaki segment kola za punjenje-skladištenje od kola za zaštitu od pika napona koje se nalazi fizički bliže segmentu prekidačkog bloka kog zaštićuje, nego bilo kom drugom segmentu prekidačkog bloka.

2

[0079] Na Fig.21 prikazan je primer u kom je prekidačko strujno kolo (prekidački elementi) 301 i 302 podeljeno na određeni broj segmenata 2120, 2130, 2140 prekidačkog bloka, i tako dalje, a zaštitni blokovi strujnih kola, poput 2121 i 2122, povezani su sa svakim segmentom. U ovoj konfiguraciji, maksimalna struja povezana sa svakom kapacitivnom strukturom je smanjena (faktorom od n, ako je n blokova prisutno), i na taj način zahtevana fizička veličina se smanjuje dovoljno da se minimalizuje parazitska induktivnost. Generalno, ukupna izlazna struja deliće se otprilike podjednako između različitih segmenata prekidačkoga strujnog kola, iako nejednako deljenje može biti poželjno u nekim primenama.

[0080] Na Fig.22 šematski je prikazan primer implementacije takvoga segmentiranog pretvarača. U primeru način ostvarivanja postoje četiri segmenta 2220, 2230, 2240, i 2250 od kojih svaki obezbeđuje 150 mA maksimalne izlazne struje, za ukupno 600 mA maksimalne izlazne struje. Za jedan način ostvarivanja, svaki segment je otprilike 400 mikrona visok, i ima tri kontakta, koji su za segment 2220 prikazani kao 2221, 2222, i 2223, respektivno povezana sa naponom Vhinapajanja, izlazni induktor (koji provodi struju Iout), i konekciju Vloclokalnog uzemljenja. U primeru načina ostvarivanja, ove konekcije se prave upotrebom mreže pakovanja loptica, ali se mogu upotrebljavati i žične veze ili druga kontaktna sredstva. Krupan plan jednog od segmenata 22201 prikazuje magistralu 2226 za prvi napon Vhinapajanja, povezan na kuglične kontakte 2221 (koristeći metalizaciju gornjeg nivoa koja ovde nije prikazana radi jasnoće), i magistralu 2227 za lokalno uzemljenje Vloc, povezanu sa kugličnim kontaktom 2223 (ponovo koristeći metalizaciju gornjeg nivoa, koja nije ovde prikazana). Centralni blok 2225 sadrži prekidačko strujno kolo, koje je gore detaljno opisano, povezano njegovom izlaznom strujom na kuglični kontakt 2222. Magistrale 2226 i 2227 okružuju blok 2225 prekidačkoga strujnog kola. Via kontakti se upotrebljavaju da spoje magistrale 2226 i 2227 sa blokovima kondenzatora postavljenih u oblast kondenzatora obično ispod magistrala, kao što je prikazano na slici 22202 koja predstavlja poprečni presek. Kondenzatori mogu biti implementirani na bilo koji prigodan način za upotrebljeni postupak, kao što je prethodno opisano; u poželjnom načinu ostvarivanja, kondenzatori se implementiraju kao dve redno vezane NMOS strukture, kao što je gore opisano. Prstenaste magistrale obezbeđuju minimalnu parazitsku induktivnost za datu kapacitivnost zaštite od pikova napona. (Disipativne otpornosti Rsp, koje su kompaktne, ovde nisu prikazane, ali mogu biti postavljene na bilo koje pogodno mesto duž magistralnih kontakata.) U jednom načinu ostvarivanja, kapacitivnost od 50 pF po segmentu, sa parazitskom induktivnošću manjom od 80 pH po segmentu, može se dobiti upotrebom prstenaste magistrale sa kapacitivnošću raspoređenom ispod magistrala. Rezultujuće sveukupno podjednako kolo ima 200 pF kapacitivnosti zaštite od pikova napona sa samo oko 20 pH parazitske induktivnosti, za ceo pretvarač koji čine četiri segmenta. Kao što je prikazano na Fig.20, ovo rezultuje maksimalnim pikovima napona od oko 0.9 V za vremena od oko 1 nsek, sa nešto prebačaja na neznatno nižim naponskim nivoima. Za primer DC napona od 4.4 V, RMS napon primenjen na složene prekidače se povećava za samo oko 0.1 V do 4.5 V, koji obično ima neznačajan efekat na pouzdanost.

2

Claims (14)

[0081] Obim pronalaska definiše se priloženim patentnim zahtevima. Patentni zahtevi

1. Regulator (300) napona koji obuhvata:

strujno kolo (301, 302, 304, 306) regulatora sa prekidačkim modom za generisanje regulisanog napona (Vout), koje ima redne i šantne prekidačke elemente (301, 302); i

strujno kolo (303) za zaštitu od pika napona postavljeno preko rednih i šantnih prekidačkih elemenata na ulazu u strujno kolo regulatora sa prekidačkim modom za zaštitu od pikova napona strujnog kola regulatora sa prekidačkim modom, koje obuhvata disipativni element (Rsp) i kolo za punjenje-skladištenje (Csp);

naznačen time, što:

su pomenuto strujno kolo (301, 302, 304, 306) regulatora sa prekidačkim modom i pomenuto strujno kolo (303) za zaštitu od pikova napona implementirana kao integrisano kolo (1930) u pakovanju (1940) integrisanog kola;

su pomenuti redni i šantni prekidački elementi (301, 302) pomenutog strujnog kola regulatora sa prekidačkim modom podeljeni u grupe povezanih segmenata (2120, 2130, 2140) prekidačkog bloka; i

je pomenuto kolo (Csp) za punjenje-skladištenje pomenutog strujnog kola za zaštitu od pika napona podeljeno u grupe povezanih segmenata (2121, 2122) kola za punjenje-skladištenje koji su smešteni između pomenutih segmenata prekidačkog bloka.

2. Regulator napona prema zahtevu 1, koji obuhvata najmanje jednu MOS strukturu ili paralelni pločasti metal-izolator-metal, MIM, kondenzator koji uključuje kolo za punjenje-skladištenje i najmanje deo disipativnog elementa.

3. Regulator napona prema zahtevu 2, u kome pomenuto kolo za punjenje-skladištenje obuhvata višestruke MOS kondenzatore, u kome je srednji čvor rednih MOS kondenzatora povezan sa prednaponskom mrežom.

4. Regulator napona prema zahtevu 3, u kome su redni MOS kondenzatori konfigurisani za generisanje željenog interpolisanog napona srednjeg čvora rednih MOS kondenzatora na osnovu primenjenog DC

2

potencijala.

5. Regulator napona prema zahtevu 4, koji je postavljen da održava napon preko svakog kondenzatora ispod DC praga napona.

6. Regulator napona prema zahtevu 2, u kome je disipativni element postavljen da umanji prebačaj regulisanog napona tokom prekidačkog perioda prekidačkih elemenata.

7. Regulator napona prema zahtevu 2, u kome je disipativni element postavljen da umanji kvarenje prekidačkih elemenata.

8. Regulator napona prema zahtevu 2, u kome se vrednost (Rdiss) otpornosti disipativnog elementa zasniva na osnovu karakteristične impedance (Zchar) zbirne aproksimacije svih elemenata prenosnog voda, u kome prenosni vod obuhvata kolo za punjenje-skladištenje i parazitsku induktivnost povezanu sa regulatorskim strujnim kolom, koja uključuje induktivnost (Lintl) povezanu sa internim strujnim kolom u čipu pomenutog integrisanog kola i induktivnost (Lpar,pk) povezanu sa pomenutim integrisanim pakovanjem.

9. Regulator napona prema zahtevu 2, u kome vrednost (Rdiss) otpornosti disipativnog elementa čini impedanca koja odgovara karakterističnoj impedanci (Zchar) zbirne aproksimacije svih elemenata prenosnog voda koji obuhvata kolo za punjenje-skladištenje i parazitsku induktivnost povezanu sa regulatorskim strujnim kolom, pri čemu se pikovi napona umanjuju preko opsega frekvenci.

10. Regulator napona prema zahtevu 2, u kome prenosni vod obuhvata kolo za punjenje-skladištenje i parazitsku induktivnost povezanu sa strujnim kolom regulatora sa prekidačkim modom, koja uključuje induktivnost (Lintl) povezanu sa internim strujnim kolom u čipu integrisanog kola regulatora napona i induktivnost (Lpar,pk) povezanu sa pakovanjem integrisanog kola.

11. Regulator napona prema zahtevu 2, u kome je strujno kolo za zaštitu od pika napona konfigurisano da zaštićuje redne i šantne prekidačke elemente od pikova napona na ulazu u regulatorsko strujno kolo.

12. Regulator napona prema zahtevu 11, u kome vrednost (Rdiss) otpornosti disipativnog elementa čini impedanca koja odgovara karakterističnoj impedanci (Zchar) zbirne aproksimacije svih elemenata prenosnog voda koji obuhvata kolo za punjenje-skladištenje i parazitsku induktivnost povezanu sa regulatorskim kolom, pri čemu se pikovi napona umanjuju preko opsega frekvenci.

13. Regulator napona prema zahtevu 12, u kome prenosni vod obuhvata kolo za punjenje-skladištenje i parazitsku induktivnost povezanu sa strujnim kolom regulatora sa prekidačkim modom, koja uključuje induktivnost (Lintl) povezanu sa internim strujnim kolom u čipu integrisanog kola regulatora napona i induktivnost (Lpar,pk) povezanu sa pakovanjem integrisanog kola.

14. Regulator napona prema zahtevu 2, u kome vrednost (Rdiss) otpornosti disipativnog elementa čini impedanca koja odgovara karakterističnoj impedanci (Zchar) prenosnog voda u kome se pikovi napona umanjuju preko opsega frekvenci.

2