RS64433B1 - Računarski signalno-sigurnosni sistem i njegov postupak za zamenu redundanse - Google Patents

Računarski signalno-sigurnosni sistem i njegov postupak za zamenu redundanse

Info

Publication number
RS64433B1
RS64433B1 RS20230552A RSP20230552A RS64433B1 RS 64433 B1 RS64433 B1 RS 64433B1 RS 20230552 A RS20230552 A RS 20230552A RS P20230552 A RSP20230552 A RS P20230552A RS 64433 B1 RS64433 B1 RS 64433B1
Authority
RS
Serbia
Prior art keywords
signal
subsystem
safety
security
output data
Prior art date
Application number
RS20230552A
Other languages
English (en)
Inventor
Xiaodong Liu
Zhen Liu
Qi Ao
Lifeng Zhang
Feng Ye
Daiying Chen
Weidong Zou
Yuanyuan Lv
Original Assignee
Crsc Research & Design Institute Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=62029953&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=RS64433(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Crsc Research & Design Institute Group Co Ltd filed Critical Crsc Research & Design Institute Group Co Ltd
Publication of RS64433B1 publication Critical patent/RS64433B1/sr

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operations
    • G06F11/1479—Generic software techniques for error detection or fault masking
    • G06F11/1487—Generic software techniques for error detection or fault masking using N-version programming
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B61—RAILWAYS
    • B61L—GUIDING RAILWAY TRAFFIC; ENSURING THE SAFETY OF RAILWAY TRAFFIC
    • B61L19/00—Arrangements for interlocking between points and signals by means of a single interlocking device, e.g. central control
    • B61L19/06—Interlocking devices having electrical operation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B61—RAILWAYS
    • B61L—GUIDING RAILWAY TRAFFIC; ENSURING THE SAFETY OF RAILWAY TRAFFIC
    • B61L27/00—Central railway traffic control systems; Trackside control; Communication systems specially adapted therefor
    • B61L27/30—Trackside multiple control systems, e.g. switch-over between different systems
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1629—Error detection by comparing the output of redundant processing systems
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1629—Error detection by comparing the output of redundant processing systems
    • G06F11/165—Error detection by comparing the output of redundant processing systems with continued operation after detection of the error
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
    • G06F11/2023—Failover techniques
    • G06F11/2028—Failover techniques eliminating a faulty processor or activating a spare
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
    • G06F11/2038—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant with a single idle spare processing component
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B61—RAILWAYS
    • B61L—GUIDING RAILWAY TRAFFIC; ENSURING THE SAFETY OF RAILWAY TRAFFIC
    • B61L19/00—Arrangements for interlocking between points and signals by means of a single interlocking device, e.g. central control
    • B61L19/06—Interlocking devices having electrical operation
    • B61L2019/065—Interlocking devices having electrical operation with electronic means

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Hardware Redundancy (AREA)
  • Safety Devices In Control Systems (AREA)
  • Multi Processors (AREA)

Description

Opis
OBLAST TEHNIKE
[0001] Ovaj pronalazak odnosi se na oblast železničkog saobraćaja, a određenije, na računarski signalnosigurnosni sistem.
POZADINA
[0002] U postojećem razvoju železničkih signalno-sigurnosnih platformi, signalno-sigurnosna arhitektura uglavnom usvaja dvostruku 2-glasaju-2 platformu. Ta se platforma sastoji od sistema A i sistema B sa istom 2-glasaju-2 strukturom. Matična ploča obaju sistema opremljena je dvema centralnim procesorskim jedinicama (CPU-ovima) sa potpuno istim hardverom i interno pokreće skup zajedničkog softvera. Jedan sistem je obično logički nadređeni, dok je drugi sistem logički podređeni. Dva CPU-a obaju sistema usvajaju sinhronizaciju na nivou takta pa kada nadređeni sistem otkaže, on se automatski prebacuje u pripravni sistem. Međutim, zbog usvajanja sinhronizacije na nivou takta, direktno je podređen glavnoj procesorskoj frekvenciji CPU-a, to jest, radni takt CPU-a ne može biti prebrz, u protivnom će uticati na sinhronizaciju podataka u periodu zbog neuspešnog završavanja radnje u naznačenom vremenu.
[0003] Uz stalni napredak računarskih performansi, računar sa sinhronizacijom na nivou takta trenutno dosta zaostaje za postojećim računarom opšte namene. Osim toga, postupak za sinhronizaciju takta dvaju CPU-ova ima nedostatak u tome što se dva različita skupa algoritama ne mogu realizovati u dvama CPU-ovima i ne može se eliminisati softverska greška sa zajedničkim uzrokom.
[0004] Zbog toga, razna istraživanja (kao što je CN201410459448.X) trenutno predlažu usvajanje vrućeg redundantnog dvostrukog 2-glasaju-2 vrućeg rezervnog mehanizma za zamenu, u kom su i softver i hardver heterogeni a dva CPU-a sa heterogenim hardverom i sinhronizacijom na nivou zadatka redom pokreću dva različita skupa softvera kako bi se eliminisale softverske greške sa zajedničkim uzrokom. Međutim, teško je razviti taj redundantni postupak i zahtevi za otklanjanje grešaka i održavanje su relativno visoki što znatno smanjuje efikasnost proizvodnje.
[0005] Neki drugi dokumenti iz stanja tehnike za redundantan sistem mogu se videti u CN 104268037 A, EP0478294 A2 i ANDREA HOLLER ET AL: "Evaluation of diverse compiling for software-fault detection" (Mart 2015(2015-03-09), strane 531-536, XP058067531, DOI: 10.7873/DATE.2015.0118, ISBN:978-3-9815370-4-8).
KRATAK SADRŽAJ
[0006] S obzirom na sve to, ovaj pronalazak obezbeđuje računarski signalno-sigurnosni sistem. Usvojeni su heterogeni hardver/softver i vremena početka pokretanja programa sa fiksnom razlikom kako bi se smanjila mogućnost javljanja otkaza sa zajedničkim uzrokom; samim tim se smanjuje težina razvoja, poboljšava efikasnost proizvodnje te snižavaju zahtevi za otklanjanje grešaka i održavanje uz smanjivanje otkaza sa zajedničkim uzrokom.
[0007] Ovaj pronalazak izložen je u pridruženom skupu patentnih zahteva.
[0008] Dalje je obezbeđen postupak, koji nije deo ovog pronalaska, za zamenu redundanse zasnovan na računarskoj signalno-sigurnosnoj strukturi, koja uključuje prvi sistem i drugi sistem za izvođenje zamene redundanse nadređenog i podređenog, pri čemu taj postupak uključuje sledeće faze:
pokretanje prvog sistema (drugog sistema) koji ulazi u stanje pripravnosti i utvrđivanje da li ga treba ubaciti u logički nadređeni režim rada ili logički podređeni režim rada na osnovu trenutnog režima rada drugog sistema (prvog sistema), stanja komunikacije dvaju sistema i stanja sinhronizacije takta dvaju sistema;
prijem informacija o sinhronizaciji i sinhronizacija informacija o uzajamnom potvrđivanju u svakom periodu, ako se utvrdi da prvi sistem ili drugi sistem ima ozbiljnu grešku nedostupnosti tokom postupka uzajamnog potvrđivanja, isključivanje sistema u kom se javila greška i ako taj sistem predstavlja nadređeni sistem, izvođenje zamene nadređenog i podređenog;
ako je nadređeni sistem manje zdrav od podređenog sistema, izvođenje zamene nadređenog i podređenog nad dvama sistemima; i
ispisivanje, od strane prvog sistema i drugog sistema, istih podataka nakon izvođenja poređenja podataka i uzajamnog potvrđivanja da su podaci dosledni.
[0009] Nadalje, kada je podređeni sistem zdraviji od nadređenog sistema, prebacivanje podređenog sistema u nadređeni sistem pri čemu izvorni nadređeni sistem ulazi u stanje pripravnosti i ako je izvorni nadređeni sistem sinhronizovan sa trenutnim nadređenim sistemom i bez grešaka nakon ulaska u stanje pripravnosti, prebacivanje izvornog nadređenog sistema u podređeni sistem.
[0010] Nadalje, upravljanje podređenim sistemom da uđe u stanje pripravnosti kada ispunjava jedan od sledećih uslova: nije sinhronizovan sa nadređenim sistemom; podređeni sistem je manje zdrav od nadređenog sistema; te i nadređeni sistem i podređeni sistem otkazuju i imaju isti stepen otkaza.
[0011] Nadalje, ako nadređeni sistem ili podređeni sistem izgubi komunikaciju sa drugim sistemom ili period počne da se prekida nakon ulaska u stanje pripravnosti, njegovo prebacivanje u nadređeni sistem; i ako sistem ima ozbiljnu grešku nedostupnosti, isključivanje tog sistema.
[0012] Nadalje, upravljanje nadređenim sistemom ili podređenim sistemom da ponovo uđe u stanje pripravnosti kada se ponovno pokrene iz stanja isključenosti sa pokrenutim softverom.
[0013] Korisni efekti ovog pronalaska su:
(1) Heterogenim softverom/hardverom signalno-sigurnosne strukture smanjuje se verovatnoća dolaska do otkaza sa zajedničkim uzrokom i poboljšava se sigurnost sistema;
(2) Usvajanjem šeme heterogenog kompajlera sa istim hardverom za signalno-sigurnosni podsistem, isti izvorni kod ima vremena početka pokretanja sa fiksnom razlikom kada se pokreću na istom hardveru pa se samim tim snižava težina razvoja, poboljšava efikasnost proizvodnje te snižavaju zahtevi za otklanjanje grešaka i održavanje uz smanjivanje otkaza sa zajedničkim uzrokom;
(3) IO podsistem koji je direktno povezan sa spoljašnjim uređajem dizajniran je da bude heterogen u pogledu softvera/hardvera, čime se osigurava bezbednost upravljanja i rezultata sakupljanja, dok će se gornji sloj signalno-sigurnosnog podsistema usredsrediti više na izvođenje bezbedne logičke radnje i bezbedne komunikacije pa je implementacija bezbednosti sistema razumnije alocirana, što osigurava razumno i efikasno korišćenje resursa sistema.
KRATAK OPIS NACRTA
[0014] Gorenavedeni i drugi predmeti, karakteristike i prednosti ovog pronalaska biće jasniji nakon čitanja opisa načina ostvarivanja ovog pronalaska u nastavku uz pozivanje na pridružene crteže. U nacrtu:
FIG.1 je strukturni dijagram računarskog signalno-sigurnosnog sistema prema ovom pronalasku; FIG.2 je dijagram softverske arhitekture računarskog signalno-sigurnosnog sistema prema ovom pronalasku;
FIG.3 je strukturni dijagram signalno-sigurnosnog podsistema prema ovom pronalasku; i FIG.4 je dijagram stanja zamene sistema nadređenog i podređenog.
DETALJAN OPIS
[0015] U nastavku je ovaj pronalazak opisan na osnovu načina ostvarivanja, ali ovaj pronalazak nije ograničen isključivo na te načine ostvarivanja.
[0016] Računarski signalno-sigurnosni sistem koji obezbeđuje ovaj pronalazak predstavlja signalni sistem za izvođenje staničnog signalno-sigurnosnog sistema pomoću računara kao glavnog tehničkog sredstva. Računarski signalno-sigurnosni sistem čini signalno-sigurnosna veza kako uzajamnog odnosa tako i uzajamnog ograničenja za sve relativno nezavisne signalne uređaje u stanicama i sekcijama, kao što su signalna mašina, izolovani odsek, skretnica i slični koji su uključeni u signalno-sigurnosnog sistem, i on sprovodi centralizovanu kontrolu pa računarski signalno-sigurnosni sistem predstavlja upravljački sistem za osiguravanje bezbednosti vožnje.
[0017] Kao što je prikazano na FIG.1, računarski signalno-sigurnosni sistem koji obezbeđuje ovaj pronalazak uključuje podsistem izvora napajanja, signalno-sigurnosni podsistem, IO podsistem (ulazno/izlazni podsistem) i upravljački podsistem za prikaz i održavanje. Među njima, podsistem izvora napajanja obezbeđuje neophodan izvor napajanja za uređaje svih podsistema, tako da čitav signalnosigurnosni sistem može raditi bezbedno i pouzdano. Signalno-sigurnosni podsistem sastoji se od signalno-sigurnosnog logičkog dela, koji predstavlja jezgro signalno-sigurnosnog sistema. Signalnosigurnosni podsistem prima informacije o radnji od sloja dijaloga čovek-mašina upravljačkog podsistema za prikaz i održavanje i informacije o stanju uređaja, signala, skretnica, pruga i sličnih uređaja IO podsistema te izvodi bezbednosnu logičku radnju u skladu sa gorenavedenim informacijama i generiše odgovarajuće upravljačke ulazne podatke a stvarno upravljanje sprovodi IO podsistem nad signalnim uređajima. IO podsistem se sastoji od sakupljačkog upravljačkog uređaja spoljašnjih signalnih uređaja i IO podsistem na bezbedan način prebacuje rezultat dobijen signalno-sigurnosnom radnjom u voltažu (ili struju) koja može da omogući spoljašnjim signalnim uređajima da rade direktno ili preko interfejs kola releja spoljašnjih signalnih uređaja. Radnje su obezbeđene vizuelnim čovek-mašina interfejsom upravljačkog podsistema za prikaz i održavanje pa osoblje za održavanje može uneti upravljačke naredbe u radnje za upravljanje sistemom i prikazom i informacije o radnom stanju uređaja.
[0018] Računarski signalno-sigurnosni sistem koji obezbeđuje ovaj pronalazak usvaja dvostruku 2-glasaju-2 strukturu dizajniranu na bazi tehnologije bezbedne pri otkazu. U dizajnu se naširoko koristi 2-glasaju-2 poredbena struktura dok je heterogeni softver/hardver usvojen u 2-glasaju-2 kombinacionom dizajnu bezbednom pri otkazu te su usvojena vremena početka pokretanja programa sa fiksnom razlikom kako bi se smanjila mogućnost dolaska do otkaza sa zajedničkim uzrokom pa se samim tim poboljšava bezbednost sistema.
[0019] Kao što je prikazano na FIG.1, kao jedan od posebnih načina ostvarivanja ovog pronalaska, signalno-sigurnosni podsistem u računarskom signalno-sigurnosnom sistemu kog obezbeđuje ovaj pronalazak usvaja 2-glasaju-2 kombinacioni dizajn bezbedan pri otkazu. Hardver dvostrukog sistema nadređenog i podređenog (signalno-sigurnosnog sistema I i signalno-sigurnosnog sistema II na crtežu) je dosledan, ali se programi koje pokreću dvostruki CPU-ovi obaju sistema redom generišu različitim kompajlerima.
[0020] Nadalje, softver za upravljanje sistemom signalno-sigurnosnog podsistemskog logičkog dela i signalno-sigurnosnog aplikacionog softvera razvijeni su u jeziku C dok su različiti kompajleri korišćeni za dvostruke CPU-ove u svakom sistemu. Kao što je prikazano na FIG.2 i 3, CPU 1 usvaja Visual C++ kompajler (to jest, VC kompajler), a CPU 2 usvaja Watcom C kompajler (to jest, WC kompajler). Dvostruki CPU-ovi usvajaju različite kompajlere kako bi zasebno kompajlirali i povezivali isti kod pa najzad generisali različite izvršne datoteke.
[0021] WC i VC, kao najvažniji C/C++ razvojni alati u 1990-im, postigli su veliki uspeh i široku upotrebu na tržištu te predstavljaju najzrelije C/C++ kompajlere koji su u skladu sa ANSI_C standardom. Ta su 2 kompajlera razvile 2 različite kompanije pa su izvršne datoteke koje generišu 2 kompajlera različite i u alokaciji podataka i u memoriji koda i u efikasnosti izvršavanja koda. Nakon kompajliranja istog softvera pomoću WC-a i VC-a, analizom kompajliranih datoteka utvrđeno je da postoji očigledna razlika u alokaciji adrese segmenta koda i segmenta podataka kompajliranih datoteka, što može sprečiti otkaze sa zajedničkim uzrokom koje prouzrokuje memorija.
[0022] Pored razlike u alokaciji adrese, tu su i određene razlike u vremenu izvođenja istog izveštaja o kontroli u kodovima. Nakon testiranja, brzina izvršavanja programa kompajliranog pomoću WC-a je 5 ms brža od brzine izvršavanja programa kompajliranog pomoću VC-a. Postoji fiksna vremenska razlika u izvršavanju jedne funkcije dvostrukim CPU-ovima, koja može sprečiti otkaze sa zajedničkim uzrokom koje prouzrokuju procesori.
[0023] Pored toga što se mogu sprečiti otkazi memorije i procesora sa zajedničkim uzrokom, budući da su izvršni programi koje generišu VC kompajler i WC kompajler različiti, sprečava se i rizik od otkaza samog ROM dekodiranja.
[0024] Usvajanjem dvaju heterogenih kompajlera, WC-a i VC-a, rizik od otkaza sa zajedničkim uzrokom koje prouzrokuju kompajler, memorija, ROM, procesor i slično mogu se efikasno sprečiti pa se bezbednost sistema poboljšava.
[0025] Usvajanjem heterogene kompajlerske šeme za signalno-sigurnosni podsistem, isti izvorni kod ima vremena početka pokretanja sa fiksnom razlikom kada se pokreće na istom hardveru pa se samim tim snižava težina razvoja, poboljšava efikasnost proizvodnje te snižavaju zahtevi za otklanjanje grešaka i održavanje uz smanjivanje otkaza sa zajedničkim uzrokom.
[0026] Kao što je prikazano na FIG.3, signalno-sigurnosni podsistem u računarskom signalnosigurnosnom sistemu kog obezbeđuje ovaj pronalazak uvek tokom rada sistema održava sinhronizaciju; Dva CPU-a (CPU 1 i CPU 2) u signalno-sigurnosnom sistemu I (ili signalno-sigurnosnom sistemu II) redom izvode nezavisne radnje, sinhronizuju podatke pomoću ploče interfejsa za komunikaciju između skupova te razmene podataka pa generišu važeće eksterne upravljačke naredbe kada su rezultati glasanja dosledni.
[0027] Kao jedan od posebnih načina ostvarivanja ovog pronalaska, IO podsistem u računarskom signalno-sigurnosnom sistemu kog obezbeđuje ovaj pronalazak usvaja i 2-glasaju-2 kombinacioni dizajn bezbedan pri otkazu i realizuje hardversku/softversku heterogenost u IO podsistemu. IO podsistem koji je direktno povezan sa spoljašnjim uređajima dizajniran je da ima IO sistem I i IO sistem II koji su isti i koji su redom povezani sa signalno-sigurnosnim sistemom I i signalno-sigurnosnim sistemom II, pri čemu su IO sistem I i IO sistem II dizajnirani da budu heterogeni u pogledu softvera/hardvera, čime se osigurava bezbednost upravljanja i rezultata sakupljanja, dok će se gornji sloj signalno-sigurnosnog podsistema usredsređivati više na izvođenje bezbednosne logičke radnje i bezbedne komunikacije pa je implementacija bezbednosti sistema razumnije alocirana, što osigurava razumno i efikasno korišćenje resursa sistema.
[0028] Nadalje, IO podsistem je heterogen i u pogledu softvera i u pogledu hardvera. Pri čemu jedinica za sakupljanje ulaznih podataka usvaja način dinamičnog sakupljanja radi sakupljanja statičke DC voltaže preko slanja dinamičkog koda, u kom dve nezavisne CPU jedinice unutar kaveza za sakupljanje ulaznih podataka zasebno izvode sakupljanje pa zatim signalno-sigurnosni podsistem poredi rezultate sakupljanja; ako su rezultati dosledni kroz poređenje, prikupljeni podaci se smatraju važećim, u protivnom su sakupljeni podaci nevažeći i čine dvostruku 2-glasaju-2 kolekciju bezbednu pri otkazu; Pri čemu izlazna jedinca usvaja dvostruko prekidački način upravljanja, u kom dva drajvera, koja obuhvataju dinamički drajver i statički drajver, ispisuju podatke serijski, pri čemu statičke izlazne podatke i dinamičke izlazne podatke redom kontrolišu dve nezavisne CPU jedinice u izlaznom kavezu i kada je bilo koji od dvosmernih izlaznih podataka nevažeći, svi izlazni podaci su nevažeći pa se samim tim stvaraju 2-glasaju-2 izlazne informacije bezbedne pri otkazu sa različitim hardverom.
[0029] I kontrola i sakupljanje železničkih sistema obično usvajaju dvostruke kanale. Neke upravljačke i sakupljačke tačke sa niskim bezbednosnim zahtevima mogu usvajati jedan kanal, to jest, odvojen jednosmerni upravljački ili sakupljački kanal. Kako bi se poboljšala bezbednost jednog kanala, kao jedan od posebnih načina ostvarivanja ovog pronalaska, jedinica za izvršavanje funkcija za jedan kanal prema ovom pronalasku usvaja svojstven uređaj bezbedan pri otkazu, u kom je mehanizam za brzo otkrivanje grešaka dizajniran da preduzme mere kako bi izazvao bezbednosni odgovor kada se otkrije otkaz, čime se realizuje sistem bezbedan pri otkazu sa 2-glasaju-2 strukturom u čitavom postupku od ulaznih podataka do izlaznih podataka.
[0030] Nadalje, svojstven uređaj bezbedan pri otkazu predstavlja posebnu komponentu, kao što je transformator i relej, te neće dovesti do naknadnih pogrešnih izlaznih podataka kola posle otkazivanja komponente, čime se sistem vodi na bezbednu stranu.
[0031] Kao jedan od posebnih načina ostvarivanja ovog pronalaska, jedinica za izvršavanje funkcija računarskog signalno-sigurnosnog sistema prema ovom pronalasku direktno upravlja uređajem staničnog mehaničkog unutrašnjeg gravitacionog releja a zatim indirektno upravlja spoljašnjim signalnim uređajima kombinacijom različitih relejskih kola.
[0032] I signalno-sigurnosni podsistem i IO podsistem u računarskom signalno-sigurnosnom sistemu kog obezbeđuje ovaj pronalazak izvode odgovarajuću obradu greške prema nivou greške, bez obzira na to koji podsistem otkrije grešku. Ako signalno-sigurnosni podsistem otkrije sopstvenu grešku, signalnosigurnosni podsistem izvodi postupak kao što je spuštanje ili snižavanje u pripravni u skladu sa nivoom greške. Ako IO podsistem otkrije grešku, IO podsistem prvo otprema informacije o greški signalnosigurnosnom podsistemu a potom izvodi postupak kao što je prekid rada u skladu sa nivoom greške. Nakon dobijanja informacija o greški od IO podsistema, signalno-sigurnosni podsistem identifikuje i obrađuje grešku i vodi je na bezbednu stranu.
[0033] Podsistemi u računarskom signalno-sigurnosnom sistemu kog obezbeđuje ovaj pronalazak predstavljaju međusobno nezavisne i bezbednosno povezane podsisteme - i signalno-sigurnosni podsistem i IO podsistem usvajaju dizajn bezbedan pri otkazu, tako da se funkcije bezbedne pri otkazu mogu izvoditi nezavisno pa se obezbeđuju visoka bezbednost i visoka dostupnost sistema. Pored toga, i signalno-sigurnosni podsistem i IO podsistem mogu raditi nezavisno kako bi se osigurala visoka dostupnost sistema.
[0034] Na osnovu gorenavedenog računarskog signalno-sigurnosnog sistema, dalje je obezbeđen postupak, koji nije deo ovog pronalaska, za zamenu redundanse zasnovan na gorenavedenom računarskom signalno-sigurnosnom sistemu. Ti su načini ostvarivanja opisani pomoću signalnosigurnosnog podsistema kao primera. Povezana tehnologija može se lako proširiti na druge signalnosigurnosne strukture.
[0035] Postupak za zamenu redundanse uključuje sledeće faze:
pokretanje signalno-sigurnosnog sistema I (signalno-sigurnosnog sistema II) koji ulazi u stanje pripravnosti i utvrđivanje da li da uđe u logički nadređeni režim rada ili logički podređeni režim rada na osnovu trenutnog režima rada signalno-sigurnosnog sistema II (signalno-sigurnosnog sistema I), stanja komunikacije dvaju sistema i stanja sinhronizacije takta dvaju sistema. prijem ulaznih informacija o sinhronizaciji u svakom periodu i sinhronizacija informacija o uzajamnom potvrđivanju, ako se utvrdi da signalno-sigurnosni sistem I ili signalno-sigurnosni sistem II ima ozbiljnu grešku nedostupnosti tokom postupka uzajamnog potvrđivanja, isključivanje sistema u kom se javlja greška i ako taj sistem predstavlja nadređeni sistem, izvođenje zamene nadređenog i podređenog;
ako je nadređeni sistem manje zdrav od podređenog sistema, izvođenje zamene nadređenog i podređenog nad dvama sistemima; i
signalno-sigurnosni sistem I i signalno-sigurnosni sistem II ispisuju iste podatke nakon izvođenja poređenja podataka i uzajamnog potvrđivanja da su podaci dosledni.
[0036] Kao što je prikazano na FIG.4, nadređeni sistem ili podređeni sistem ući će u stanje isključenosti u slučaju ozbiljne greške nedostupnosti. Ako se ozbiljna greška nedostupnosti desi nadređenom sistemu, podređeni sistem gubi komunikaciju sa nadređenim sistemom i automatski se prebacuje u nadređeni sistem. Pored toga, ako je podređeni sistem zdraviji od nadređenog sistema i ima niži nivo greške od nivoa greške nadređenog sistema, podređeni sistem se prebacuje u nadređeni sistem. U tom slučaju, izvorni nadređeni sistem ulazi u stanje pripravnosti i ako je izvorni nadređeni sistem sinhronizovan sa trenutnim nadređenim sistemom i bez grešaka nakon ulaska u stanje pripravnosti, izvorni nadređeni sistem se prebacuje u podređeni sistem.
[0037] Podređeni sistem ulazi u stanje pripravnosti kada ispunjava jedan od sledećih uslova: nije sinhronizovan sa nadređenim sistemom; podređeni sistem je manje zdrav od nadređenog sistema; te i nadređeni sistem i podređeni sistem otkazuju i imaju isti stepen greške.
[0038] Pored toga, ako nadređeni sistem ili podređeni sistem izgubi komunikaciju sa drugim sistemom ili period počne da se prekida nakon ulaska u stanje pripravnosti, podređeni sistem se prebacuje u nadređeni sistem; i ako sistem ima ozbiljnu grešku nedostupnosti, on se isključuje.
[0039] Ako je ponovno pokrenut iz stanja isključenosti sa pokrenutim softverom, nadređeni sistem ili podređeni sistem ponovo ulazi u stanje pripravnosti.
[0040] Zaključno, računarski signalno-sigurnosni sistem i postupak za zamenu nadređenog i podređenog podržavaju regionalnu centralizovanu signalno-sigurnosnu kontrolu. Obezbeđivanjem skupa signalnosigurnosnih hostova u centralnoj stanici može se izvesti centralizovana kontrola većeg broja stanica. Daljina prenosa optičkim vlaknima između susednih stanica (bez mrežnog releja) može dosegnuti do 40 km. Veza pomoću optičkih kablova usvojena je među unutrašnjim uređajima, kako bi se osigurala visoka pouzdanost informacionih kanala unutar sistema. Uz to, tu su i sledeće karakteristike:
Funkcija samodijagnostikovanja je savršena a alarm za greške se precizno locira; obezbeđene su funkcija grafičke reprodukcije i štampanja te funkcija udaljenog dijagnostikovanja. Struktura je jednostavna i razumna pa bezbednost i pouzdanost ispunjavaju međunarodni standard; obezbeđen je zajednički standardni mrežni interfejs. Bezbedna ili nebezbedna komunikacija sa eksternim sistemom, na primer, po potrebi je implementirana bezbedna komunikacija sa bežičnim blok centrom; obezbeđeni su i savršena podrška za generisanje podataka van mreže, softver za konfiguraciju sistema i alati za testiranje.
[0041] Goreopisani pronalazak predstavlja isključivo poželjni način ostvarivanja ovog pronalaska i nema namenu da ograniči ovaj pronalazak. Pored toga se, u ovom pronalasku, mogu izvesti razne promene i modifikacije.

Claims (4)

Patentni zahtevi
1. Računarski signalno-sigurnosni sistem, koji obuhvata: signalno-sigurnosni podsistem, pri čemu taj signalno-sigurnosni podsistem uključuje signalno-sigurnosni sistem I i signalno-sigurnosni sistem II koji su isti i međusobno povezani, u kom
svaki od signalno-sigurnosnog sistema I i signalno-sigurnosnog sistema II obuhvata dva CPU-a sa istim hardverom i usvaja sinhronizaciju na nivou zadatka te dva CPU-a redom pokreću izvršne datoteke koje generišu različiti kompajleri kompajliranjem istih programskih kodova; sistem dalje obuhvata: IO podsistem i upravljački podsistem za prikaz i održavanje; signalno-sigurnosni podsistem prima informacije o radnji od sloja dijaloga čovek-mašina upravljačkog podsistema za prikaz i održavanje te prima informacije o stanju uređaja koje sakuplja IO podsistem, kako bi izvodio bezbednosnu logičku radnju i kako bi izvodio stvarno upravljanje uređajem pomoću IO podsistema;
u kom IO podsistem uključuje IO sistem I i IO sistem II koji su isti te su IO sistem I i IO sistem II redom povezani sa signalno-sigurnosnim sistemom I i signalno-sigurnosnim sistemom II; i svaki od IO sistema I i IO sistema II obuhvata dva CPU-a sa istim ili heterogenim hardverom, pri čemu dva CPU-a redom pokreću dva skupa različitog softvera;
u kom svaki od IO sistema I i IO sistema II obuhvata jedinicu za sakupljanje ulaznih podataka, pri čemu jedinica za sakupljanje ulaznih podataka sakuplja statičku DC voltažu preko postupka za slanje dinamičkog koda u kom dve nezavisne CPU jedinice unutar kaveza za sakupljanje ulaznih podataka odvojeno izvode sakupljanje i potom šalju rezultate sakupljanja signalno-sigurnosnom podsistemu kako bi ih signalno-sigurnosni podsistem poredio; ako su rezultati dosledni kroz poređenje, sakupljeni podaci se smatraju važećim, u protivnom su sakupljeni podaci nevažeći; time se postiže 2-glasaju-2 sakupljanje bezbedno pri otkazu.
2. Računarska signalno-sigurnosna struktura prema zahtevu 1, u kojoj dva CPU-a redom pokreću izvršne datoteke koje su generisali Visual C++ kompajler i Watcom C kompajler kompajliranjem istih programskih kodova.
3. Računarski signalno-sigurnosni sistem prema bilo kom od zahteva 1 do 2, u kom: svaki od IO sistema I i IO sistema II dalje obuhvata izlaznu jedinicu, koja usvaja dvostruko prekidački način upravljanja, pri čemu dva drajvera, koja obuhvataju dinamički drajver i statički drajver, ispisuju podatke serijski, u kom se statičkim izlazim podacima i dinamičkim izlaznim podacima redom upravlja dvema nezavisnim CPU jedinicama u izlaznom kavezu i kada je bilo koji od dvaju izlaznih podataka nevažeći, svi izlazni podaci su nevažeći pa se tako realizuju 2-glasaju-2 izlazni podaci bezbedni pri otkazu sa različitim hardverom.
4. Računarski signalno-sigurnosni sistem prema bilo kom od zahteva 1 do 3, u kom: jedinica za izvršavanje funkcija IO podsistema direktno upravlja staničnim mehaničkim unutrašnjim gravitacionim relejom i upravlja spoljašnjim signalnim uređajima kombinacijom različitih relejskih kola.
RS20230552A 2017-10-24 2018-05-10 Računarski signalno-sigurnosni sistem i njegov postupak za zamenu redundanse RS64433B1 (sr)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201711001027.2A CN107992382B (zh) 2017-10-24 2017-10-24 一种计算机联锁系统及其冗余切换方法
PCT/CN2018/086255 WO2019080477A1 (zh) 2017-10-24 2018-05-10 一种计算机联锁系统及其冗余切换方法
EP18869693.4A EP3690657B1 (en) 2017-10-24 2018-05-10 Computer-based interlocking system and redundancy switching method thereof

Publications (1)

Publication Number Publication Date
RS64433B1 true RS64433B1 (sr) 2023-09-29

Family

ID=62029953

Family Applications (1)

Application Number Title Priority Date Filing Date
RS20230552A RS64433B1 (sr) 2017-10-24 2018-05-10 Računarski signalno-sigurnosni sistem i njegov postupak za zamenu redundanse

Country Status (7)

Country Link
EP (1) EP3690657B1 (sr)
CN (1) CN107992382B (sr)
EA (1) EA202091031A1 (sr)
HR (1) HRP20230685T1 (sr)
HU (1) HUE063100T2 (sr)
RS (1) RS64433B1 (sr)
WO (1) WO2019080477A1 (sr)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107992382B (zh) * 2017-10-24 2020-12-29 北京全路通信信号研究设计院集团有限公司 一种计算机联锁系统及其冗余切换方法
CN110936982B (zh) * 2018-09-21 2023-01-06 比亚迪股份有限公司 列车全自动驾驶控制方法、装置和无人驾驶列车信号系统
CN109442214B (zh) * 2018-10-24 2021-04-09 浙江浙能天然气运行有限公司 一种天然气场站输气方法
CN109739568B (zh) * 2018-12-19 2021-12-21 卡斯柯信号有限公司 一种基于2乘2取2架构的安全平台启动方法
CN109649446B (zh) * 2018-12-21 2024-05-31 中国铁道科学研究院集团有限公司通信信号研究所 一种多重冗余网络化的计算机联锁人机交互系统
CN109976208A (zh) * 2018-12-28 2019-07-05 上海亨钧科技股份有限公司 一种联锁i/o系统及控制方法
CN109849969A (zh) * 2019-01-11 2019-06-07 宝鸡文理学院 一种计算机联锁系统
CN110293999B (zh) * 2019-04-30 2021-06-04 北京交大思诺科技股份有限公司 一种安全型lkj制动控制方式
CN111007713A (zh) * 2019-07-10 2020-04-14 沈阳中科一唯电子技术有限公司 一种符合功能安全的异构冗余整车控制器
CN110871775B (zh) * 2019-11-12 2023-06-30 西安航空制动科技有限公司 一种飞机刹车主备通道闭锁控制系统及其控制方法
CN111186463A (zh) * 2020-01-16 2020-05-22 浙江众合科技股份有限公司 一种板级冗余的全电子计算机联锁系统
CN111400111B (zh) * 2020-03-12 2024-02-27 北京交大思诺科技股份有限公司 一种具有备机失步状态的安全计算机平台
FR3113747B1 (fr) * 2020-09-02 2023-03-03 Thales Sa Système électronique pour la mise en œuvre d’une fonction critique et procédé associé
CN112130448B (zh) * 2020-09-25 2024-06-21 北京交大思诺科技股份有限公司 一种双机主备切换的方法
CN112238947B (zh) * 2020-10-26 2023-10-13 航宇救生装备有限公司 一种弹射模式切换控制的电子式指令弹射系统
CN112564484B (zh) * 2020-11-05 2022-04-12 北京全路通信信号研究设计院集团有限公司 一种基于物联网技术的高安全远程应急开关装置及数据处理方法
CN112650047A (zh) * 2020-12-04 2021-04-13 北京交大微联科技有限公司 继电器倒机控制电路、控制方法及计算机联锁系统
CN112596991B (zh) * 2020-12-27 2023-09-08 卡斯柯信号有限公司 一种基于机器健康状态的热备倒切方法
CN112783036B (zh) * 2020-12-30 2022-05-10 交控科技股份有限公司 列车自动控制系统
CN113806067B (zh) * 2021-07-28 2024-03-29 卡斯柯信号有限公司 基于车车通信的安全数据校验方法、装置、设备及介质
CN114237990B (zh) * 2021-11-18 2024-04-26 通号万全信号设备有限公司 一种基于fpga芯片的二乘冗余切换方法及装置
CN114407971B (zh) * 2021-12-16 2023-09-08 卡斯柯信号有限公司 一种基于首尾冗余的列车控制级别调整方法、设备及介质
CN114407975B (zh) * 2021-12-21 2024-04-19 合肥工大高科信息科技股份有限公司 一种全电子联锁系统执行单元的热备方法及热备联锁系统
CN114280918A (zh) * 2021-12-29 2022-04-05 交控科技股份有限公司 多方向联锁倒切系统和轨道控制系统
CN114003429B (zh) * 2021-12-30 2022-03-29 中国铁道科学研究院集团有限公司通信信号研究所 基于2oo2×2的安全苛求系统的双系状态控制方法和系统
CN114553376B (zh) * 2022-01-06 2024-04-30 北京全路通信信号研究设计院集团有限公司 用于计算机联锁系统的二乘二取二平台通信方法及系统
CN114516355B (zh) * 2022-02-23 2024-03-12 浙江众合科技股份有限公司 一种基于铁路全线车站智能管控系统
CN114337944B (zh) * 2022-03-16 2023-04-14 中国人民解放军海军工程大学 一种系统级主备冗余通用控制方法
CN114735048B (zh) * 2022-03-17 2024-06-04 浙江众合科技股份有限公司 一种基于powerlink总线架构的全电子联锁系统
CN114780382A (zh) * 2022-03-18 2022-07-22 南京南瑞继保电气有限公司 安全冗余编译运行方法、计算机设备及可读存储介质
CN114675918A (zh) * 2022-03-22 2022-06-28 重庆市珞宾信息技术有限公司 一种装维终端子系统应用运行方法
CN114954576B (zh) * 2022-05-23 2023-10-13 北京交大微联科技有限公司 联锁系统中与无线闭塞中心通信时通信机的实现结构
CN115309607B (zh) * 2022-08-05 2025-07-29 卡斯柯信号有限公司 一种计算机联锁测试方法
CN115140129B (zh) * 2022-09-05 2022-12-09 卡斯柯信号(北京)有限公司 一种列车占用回执信息的调整方法及装置
CN115933469B (zh) * 2022-12-02 2024-11-12 中铁工程设计咨询集团有限公司 一种基于工业以太网的轨道交通车载控制方法和系统
CN115892147B (zh) * 2022-12-08 2025-06-06 通号万全信号设备有限公司 基于联锁进路和联锁功能角度的计算机自动控制测试方法
CN116534083B (zh) * 2023-06-25 2025-08-19 哈尔滨市科佳通用机电股份有限公司 机车信号设备双系降级切换方法
CN116803819A (zh) * 2023-06-26 2023-09-26 卡斯柯信号有限公司 面向通信节点的计算机联锁系统双机自动切换的方法
CN116684260B (zh) * 2023-07-31 2023-11-28 卡斯柯信号(北京)有限公司 一种用于全电子联锁系统的新型应急盘及其控制方法
CN117130833B (zh) * 2023-08-14 2025-09-02 南京航空航天大学 基于程序异构关系图的sdc错误检测方法
CN116767305B (zh) * 2023-08-21 2023-11-17 北京全路通信信号研究设计院集团有限公司 一种全电子编码和信号传递装置及方法
CN117360582A (zh) * 2023-11-03 2024-01-09 新誉集团有限公司 一种车载安全数字量输入输出装置及协同检测方法
CN117985072A (zh) * 2024-02-02 2024-05-07 通号城市轨道交通技术有限公司 车载列控系统、控制方法、电子设备及存储介质
CN118348855A (zh) * 2024-04-17 2024-07-16 南京南瑞继保电气有限公司 一种冗余i/o模块的运行方法、设备及存储介质
CN118426291B (zh) * 2024-06-28 2024-10-11 比亚迪股份有限公司 系统控制方法、存储介质、程序产品及电子设备
CN118953466A (zh) * 2024-10-17 2024-11-15 沈阳铁路信号有限责任公司 一种基于6502联锁控制台的数字化控制系统及方法
CN119556551A (zh) * 2025-01-23 2025-03-04 北京全路通信信号研究设计院集团有限公司 一种道岔转辙机的冗余控制实现方法、装置、设备及介质

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5261092A (en) * 1990-09-26 1993-11-09 Honeywell Inc. Synchronizing slave processors through eavesdrop by one on periodic sync-verify messages directed to another followed by comparison of individual status
CN101580073B (zh) * 2008-05-12 2012-01-25 卡斯柯信号有限公司 计算机联锁系统码位级冗余方法
CN101876928B (zh) * 2009-11-13 2012-07-25 北京全路通信信号研究设计院有限公司 一种二乘二取二系统的同步方法和设备
CN101833490B (zh) * 2010-03-31 2012-05-30 卡斯柯信号有限公司 基于软硬件相异性的二取二安全平台的信息处理方法
CN201909961U (zh) * 2010-05-18 2011-07-27 北京捷世伟业电子科技有限公司 一种冗余控制系统
CN102381342B (zh) * 2011-08-31 2014-08-13 北京和利时系统工程有限公司 一种计算机联锁系统及其控制城市轨道交通信号的方法
CN102945221A (zh) * 2012-10-18 2013-02-27 上海亨钧科技有限公司 一种全电子安全计算机联锁系统
CN103176870B (zh) * 2013-03-21 2014-12-03 中国铁道科学研究院 一种多模式信息交互的冗余安全计算机平台
CN104268037A (zh) * 2014-09-10 2015-01-07 上海自仪泰雷兹交通自动化系统有限公司 热冗余联锁子系统及其主备切换方法
CN106095626A (zh) * 2016-06-21 2016-11-09 浙江众合科技股份有限公司 改进型二取二架构
CN107992382B (zh) * 2017-10-24 2020-12-29 北京全路通信信号研究设计院集团有限公司 一种计算机联锁系统及其冗余切换方法

Also Published As

Publication number Publication date
WO2019080477A1 (zh) 2019-05-02
CN107992382B (zh) 2020-12-29
CN107992382A (zh) 2018-05-04
HRP20230685T1 (hr) 2023-11-10
EP3690657A4 (en) 2021-03-10
EP3690657C0 (en) 2023-06-21
HUE063100T2 (hu) 2023-12-28
EA202091031A1 (ru) 2020-09-30
EP3690657A1 (en) 2020-08-05
EP3690657B1 (en) 2023-06-21

Similar Documents

Publication Publication Date Title
RS64433B1 (sr) Računarski signalno-sigurnosni sistem i njegov postupak za zamenu redundanse
CN110361979A (zh) 一种铁路信号领域的安全计算机平台
CN110376876B (zh) 一种双系同步的安全计算机平台
CN109946956B (zh) 一种设备主备系同步和热备方法
CN110351174B (zh) 一种模块冗余的安全计算机平台
CN112666870A (zh) 一种站台门控制系统及控制方法
CN102073284B (zh) 一种适用于核工业机器人的双机冗余嵌入式控制系统
CN106648997A (zh) 一种基于非实时操作系统的主从双机切换方法
CN113157499B (zh) 一种基于云计算的安全计算机平台
CN101833536A (zh) 一种冗余仲裁机制的可重构星载计算机
CN106740999A (zh) 基于执行模块冗余的全电子计算机联锁系统
CN103853622A (zh) 一种互为备份的双余度控制方法
CN112714173B (zh) 一种站台门控制器云平台系统及控制方法
CN103744753B (zh) 一种双机系统的数据交互方法与装置
CN115892144B (zh) 一种tacs系统主备定位转换方法、装置、设备及介质
CN102508746A (zh) 一种用于三机变结构容错计算机系统管理方法
CN108536046A (zh) 用于机车通信设备的主控单元切换方法及机车通信设备
CN103738366A (zh) 计算机系统
CN117002562A (zh) 一种基于嵌入式软件冗余的车载台
CA3148590A1 (en) Apparatus and method for controlling a railway system
CN216411911U (zh) 一种用于舞台机械的双冗余控制系统
CN108306989B (zh) 一种用于铁路调度集中系统的主备机数据同步方法
CN119440850A (zh) 面向轨道交通实时控制系统的功能安全云平台及控制方法
CN116938628A (zh) 区域控制器的设备冗余同步切系方法及系统
CN110979406A (zh) 一种交叉复用的信号系统安全计算平台