RU1783573C - Устройство дл отображени информации на матричном индикаторе - Google Patents

Abstract

Использование автоматика и вычислительна  техника, система сбора и отображёни  информации Сущность изобретени - устройство содержит входной буфер 2, два блока пам ти 3 и 4, блок управлени  7, генератор тактовых импульсов 6, блок 8 селекции обращении, дешифратор записи 5, блок формировани  сигналов записи 9, буферный регистр 10, узлы 11-14 индикации, каждый из которых содержит две группы ключей 17, 19 индикаторную панель 20, блок 16 развертки, регистр 18 индикации дешифратор 15 обращений 2-3-7 8-9-11,2- 4-7, 8-5-11,5-12, 5-13, 5-14, 9-7. 8-6-68-2,8- 10, 8-14, 8-13 8-12,8-11,10-14,10-13 10-12 10-11, 15-18-19-20, 16-17-20, 7-9 8 ил

Description

Фиг.1

Изобретение относитс  к вычислительной технике и может быть использовано в автоматизированных системах проектировани , системах отображени  группового, коллективного и индивидуального пользовани .

Известно устройство дл  отображени  информации на телевизионном индикаторе, содержащее первый и второй блоки оперативной-пам ти , блок посто нной пам ти, блок обмена информации и блок синхронизации .

Недостатком этого устройства  вл етс  ограниченна  пропускна  способность информации , поступающей с внешнего канала , так как первый и второй блок ОЗУ св заны последовательно.

Известно также устройство дл  отображени  информации 1, содержащее, кроме блока пам ти, группу коммутаторов, мультиплексоров и сумматоров, обеспечивающих мультиплексное обращение к пам ти со стороны индикаторной части и подобие пр мого доступа со стороны внешнего устройства Однако данное устройство  вл етс  аппара- тоемким.

Наиболее близким по технической сущности к изобретению  вл етс  устройство дл  отображени  информации на газоразр дной индикаторной панели 2, содержащее блок оперативной пам ти, блок управлени , блок посто нной пам ти блок селекции обращений, а также сдвиговый регистр , ключи первой и второй группы, селектор адреса,счетчик и тактовый генератор.

Недостатком этого устройства  вл етс  то. что дл  повышени  быстродействи  были совмещены операции ввода информации от внешнего устройства и развертка знака по его коду Тем не менее операци  вывода информации из блока пам ти в регистры индикации вносит разрыв в процедуры приема и развертки информации Это составл ет приблизительно 30% рабочего времени цикла индикации В св зи с этим падает скорость ввода информации от внешнего источника. К тому же информационна  способность данного устройства в четыре раза меньше, чем предлагаемого

Применение такого устройства дл  управлени  наборным экраном требует увеличени аппаратурныхзатрат пропорционально количеству индикаторов в экране

Целью изобретени   вл етс  повышение быстродействи  и обеспечение отображени  информации на сборном экране с малыми аппаратурными затратами.

Поставленна  цель достигаетс  тем что в устройство дл  отображени  информации

на матричном индикаторе, содержащее блок управлени , тактовый вход которого подключен к выходу генератора тактовых импульсов, а адресные входы, информационные и управл ющие входы-выходы  вл ютс  соответственно первыми адресными входами, информационными и управл ющими входами-выходами устройства, блок селекции обращений, информационный и

0 управл ющий &ходы которого подключены соответственно к адресным входам и управл ющем входам-выходам блока управлени , первый и второй блоки пам ти, информационные входы-выходы которых

5 подключены к информационным входам-выходам блока управлени , первый адресный и управл ющий входы первого блока оперативной пам ти подключены соответственно к адресному и управл ющему входам блока

0 управлени , узел индикации, содержащий блок развертки, выходы которого подключены к входам ключей первой группы, выходы которых подключены к горизонтальным шинам матричного индикатора, вертикальные

5 шины которого подключены к выходам ключей второй группы, входы которых подключены к выходам регистра, введены блок формировани  сигналов записи-чтени , дешифратор , буферный регистр, три узла ин0 дикации, в каждый узел индикации веден дешифратор, выход которого подключен к входу управлени  записью регистра индикации , входы управлени  чтением регистра подключены к первому выходу блока форми5 ровани  сигналов записью-чтением, второй выход которого подключен к информационным входам дешифраторов узлов индикации, управл ющие входы которых подключены к выходу дешифратора, информационный и

0 управл ющий входы которого соединены соответственно с информационными и управл ющими входами-выходами блока управлени , вторые адресные управл ющие и информационные ВУОДЫ первого и второго

5 блоков пам т1/Г йвл ютс  соответственно вторыми адресными, управл ющими и информационными входами устройства, первые адресный и управл ющий входы первого блока пам ти соединены соответст- 50 венно с адресным входом и управл ющим входом-выходом блока управлени , вход прерывани  которого подключен к третьему выходу блока формировани  Сигналов записи-чтени  адресный информационный и

5 первый управл ющий входы которого подключены соответственно с адресному входу, информационному и управл ющему входам-выходам блока управлени , второй управл ющий вход которого подключен к первому выходу блока селекции обраще

ний. второй и третий выходы которого подключены к входам выборки соответственно первого и второго блоков пам ти, а четвертый выход подключен к первому управл ющему входу генератора тактовых импульсов и  вл етс  выходом Готовность устройства , второй управл ющий вход генератора тактовых импульсов  вл етс  третьим управл ющим входом устройства, п тый выход блока селекции обращений подключен к управл ющему входу буферного регистра, информационный вход которого соединен с информационными входами регистров узлов индикации, входы выборки которых под- ключены соответственно к шестому, седьмому, восьмому и дев тому выходам блока селекции обращений, тактовые входы блоков развертки узлов индикации подключены к третьему выходу блока формировани  сигналов записи-чтени .

Введение двух блоков пам ти, блока формировани  сигналов записи-чтени , состо щего из таймера, дешифратора и триггера , позволило совместить операции ввода информации и развертки изображени , увеличить информационную емкость индикатора (до размеров матрицы 128x128 элементов отображени ), ввод информации проводить в режиме пр мого доступа к пам ти , что позвол ет отображать информацию с частотой кадров, близкой к телевизионной.

На фиг. 1 приведена структурна  схема предлагаемого устройства; на фиг. 2 - функциональна  схема блока селекции обращений; на фиг. 3 - функциональна  схема блока формировани  сигналов записи; на фиг. 4 - временные диаграммы сигналов блока формировани  сигналов записи; на фиг. 5 - функциональна  схема индикации; на фиг. 6 - блок-схема алгоритма работы устройства; на фиг. 7 - блок-схема алгоритма обработки прерываний; на фиг. 8 - распределение адресного пространства каждого блока пам ти.

Устройство дл  отображени  информации , представленное на фиг. 1, содержит шину 1 внешних сигналов, входной буфер 2, первый 3 и второй 4 блоки оперативной пам ти , дешифратор 5 записи, генератор 6 тактовых импульсов, блок 7 управлени , блок 8 селекции обращений, блок 9 формировани  сигналов записи - чтени , буферный регистр 10, перчый узел индикации 11, второй узел индикации 12, третий узел индикации 13, четвертый узел индикации 14, каждый из которых содержит дешифратор 15. блок развертки 16, первую группу ключей 17, регистр индикации 18, вторую группу ключей 19. матричный индикатор 20.

Блок управлени  7 может быгь выполнен на основе микропроцессора КМ1810 BM8G

Блок селекции обращений, представ- 5 ленный на фиг. 2. содержит дешифраторы 21 и 22, триггер 23 страницы ОЗУ и логический элемент И 24.

Блок формировани  сигналов записи - чтени  регистров индикации, представлен0 ный на фиг. 3, содержит генератор 25 импульсов , программируемый таймер 26, дешифратор 27.

На фиг. 4 показаны диаграммы 28 - 30 сигналов соответственно с выходов про5 граммируемого таймера 26 и диаграммы 31 - 33 сигналов с выходов дешифратора 27.

Регистр индикации 18 управл етс  дешифратором 15 сообщений, пример выполнени  которого представлен на фиг. 5. Он

0 состоит из трех укрепленных блоков, содер- жащих регистры индикации 34i...34s, 35i...35e, 36i...36e.

Устройство работает следующим образом . С шины 1 внешних сигналов через вход5 ной буфер 2 сигналы адресов, данных, управлени  поступают на блоки пам ти 3 и 4, при этом данные записываютс  в блок 3 или в блок 4, в зависимости от того, с каким блоком пам ти работает блок 7 управлени .

0 Если блок 7 обращаетс  к блоку 3, то данные от внешнего устройства записываютс  в блок 4.

Переключение блока 4 пам ти происходит при обращении к нему блока 7, другой

5 блок пам ти 3 автоматически переключаетс  на работу с внешним устройством. Введение двух блоков пам ти 3 и 4 позволило вести прием данных от внешнего устройства в режиме пр мого доступа к пам ти, уве0 личить скорость ввода информации. При этом разгружаетс  блок 7 управлени  дл  выполнени  операции развертки знака по его коду, записи информации регистра индикации 18 дл  отображени  на индикаторе

5 20. Это обеспечивает устойчивое изображение , так как при развертке выводитс  подго- то§лченна  информаци  очередной страницы блока 3 или 4 пам ти.

Данные, поступающие через входной

0 буфер 2,  вл ютс  кодами символов и ути- литов. Они хран тс  в области 37 блока па- мпти 3(4) (фиг. 8). Развертка изображени  по его кодам происходит одновременно с процессом ввода информации. Она осуще5 ствл етс  согласно алгоритму, представленному на фиг. 6, где Метр - номер блока пам ти (3 или 4);

ARST - адрес чтени  блока пам ти по команде RST;

АЗпИ - адрес записи индикации в блоке пам ти;

АЧтИ - адрес чтени  индикации в блоке пам ти (фиг. 7);

АКЗн - адрес слова кодов в блоке пам ти;

Сч Р.Ин - программный счетчик регистров индикации (дл  адресации регистров индикации, изображенных на фиг. 5);

Сч.Зп - счетчик циклов записи в регистры индикации.

Блок управлени  7 считывает код знака из области 37 блока пам ти 3(4) и помещает его в один из рабочих регистров блока управлени . Операции чтени  и записи блоком 7 осуществл ютс  согласно типо- вым режимам работы выбранного вида процессора блока управлени  (в данном случае КМ 1810). По коду знака происходит выбор из ПЗУ (знакогенератора), вход щего в состав блока управлени , соответствую- щего графического начертани , которое записываетс  в области 39 блока пам ти 3(4) по адресам, указанным на фиг. 8. Процедуры обмена между процессором блока управ- лени  и ПЗУ, вход щим в блок 7, подключение ПЗУ к блоку управлени , а также операции обмена данными между другими блоками устройства и процессором блока управлени   вл ютс  типовыми. Дешифраци  адреса обращени  осуществл - етс  блоком 8 селекции обращений. На вход блока 8 поступают сигналы с шины адреса и управлени , а выходы св заны с входами разрешени  блоков пам ти 3 и 4, буфера данных 10, блока 9 формировани  сигналов записи - чтени  узлов индикации 11 - 14, а также с входами готовности генератора 6, входом разрешени  входных буферов 2 и выходом строба приема шины 1 внешних сигналов. Блок 8 селекции обращений по- звол ет совмещать процессы ввода данных и развертки изображени  по коду. При каждом обращении блока 7 к одному из блоков пам ти 3 и 4 блок 8 формирует сигнал RDY, как показано на фиг. 2. Этот сигнал  вл етс  стробом приема дл  внешнего устройства и одновременно переводит входные буферы 2 в высокоимпеданское состо ние Как только цикл обращени  блока 7 к блоку пам ти 3{4) закончен, текущий блок пам ти 4(3) работа- ет на запись информации через входной буфер 2 от внешнего устройства в режиме пр мого доступа.

Одновременно с разверткой знака или изображени  информаци , записанна  ра- нее в блоки регистров 18 индикации каждого узла 11 - 14, проходит через ключи 19 второй группы и индицируетс  на матричном индикаторе 20. Запись информации в блок регистров 18 индикации каждого узла 11-14 осуществл етс  устройством согласно алгоритму на фиг. 7. Приведенные обозначени  совпадают с ранее использованными на фиг. 6. Запись информации в блок регистров 18 индикации происходит по сигналу Счет, поступающему с блока формировани  сигналов записи - чтени  9 на вход Прерывание блока 7. Запись информации в блок регистров 18 каждого узла индикации 11-14 производитс  сразу в три линейки регистров 34 - 36, показанных на фиг. 5. Это позвол ет сразу записывать информацию трех последовательных строк информационного пол  индикатора 20, что дает возможность избежать частых обработок прерывани  блоком 7, а следовательно, увеличить скорость ввода информации и развертки изображени  по коду.

Выбор грех линеек регистров индикации 34 - 36 обусловлен быстродействием выбранного типа процессора блока управлени  и типом блока пам ти 3(4). За врем  индикации трех строк устройство успевает подготовить информацию дл  следующих строчек дл  ее вывода на матричный индикатор В противном случае из-за частых обработок прерывани  резко сокращаетс  врем  на обработку данных.

Синхронизаци  записи информации в регистр 18с разверткой изображени  узлами индикации 11-14 происходит следующим образом.

С выхода тактовых импульсов блока 9 на блок 16 развертки узлов индикации поступают счетные импульсы с посто нным периодом, которые также поступают на блок 7. Ключи 17 первой группы управл ют горизонтальными электродами матричного индикатора 20. С выходов блока 9, входы которого соединены с шинами адреса, данных и управлени , сигналы адреса записи и разрешени  чтени  поступают на дешифратор 15 обращени , на другие входы которого приход т сигналы с дешифратора 5 записи. входы которого подключены к шинам адреса и управлени .

Дешифратор 15 вырабатывает сигналы записи информации из буферного регистра 10 в регистры 18 индикации (34ь .34в, 35i. 35s, 36i...36s). Сигналы разрешени  чтени  ЧТ1...ЧТЗ от блока 9 через дешифратор 15 управл ют передачей 64-битного слова с выходов одного из трех блоков 34 - 36 регистра 18 на ключи 19 и далее на вертикальные электроды газоразр дной индикаторной панели 20.

В блоке формировани  сигналов записи - чтени  одни входы таймера 26 подключены к общей шине устройства и на них поступают данные с шины данные с шины данных, сигналы чтени  - записи с шины

управлени , адрес с шины адреса, а также сигнал выбора кристалла с блока селекции обращений. На другие входы таймера 26 поступают сигналы от генератора 25 и с выхода таймера, который также соединен с дешифратором 27, на другие входы которого поступают сигналы с шины адреса.

Программируемый таймер 26 вырабатывает сигналы в соответствии с диаграммами 28 - 30 на фиг. 4. Дешифратор 27 вырабатывает адреса записи и сигналы чтени  в соответствии с диаграммами 31-33 на фиг. 4. Функциональна  схема дешифратора 15 и регистра 18 показана .на фиг. 3. Дешифратор 15 представл ет собой ПЗУ, входы адреса и разрешени  которого соединены с выходами блока 9 формировани  и с выходами дешифратора 5 записи, а выходы - с входами разрешени  регистров индикации З41...36в(фиг. 5). Другие входы разрешени  регистров 18 соединены с выходами чтени  блока 9, а вход данных - с выходом буфера данных 10. Выходы регистров 18 подключены к второй группе ключей 19.

Блок 8 селекции обращений, изображенный на фиг. 2, состоит из двух дешифраторов 21 и 22, триггера 23 выбора ОЗУ и логического элемента И 24.

На вход дешифратора 21 блока 8 поступают сигналы с шины адреса, а его выходы св заны с входами разрешени  указанных ранее блоков, с входами элемента 24 И, а также с входом дешифратора 22 (фиг, 2), на другие входы которого поступают сигналы с шины адреса. Выходы дешифратора 22 соединены с входами разрешени  указанных ранее блоков, а также с входом сброса и установки триггера 23. что позвол ет управл ть триггером, выходы которого св заны с входами разрешени  блоков пам ти ОЗУ 3, ОЗУ 4.

Таким образом достигаютс  наиболее оптимальные услови  обмена данными между блоками пам ти 3 и 4, блоком 7 и регистром 18 индикации, что позвол ет обеспечить высокую скорость приема данных , их обработки и выдачи информации дл  отображени  на матричном индикаторе 20.

Claims (1)

1. Формула изобретени  Устройство дл  отображени  информации на матричном индикаторе, содержащее блок управлени , тактовый вход которого подключен к выходу генератора тактовых импульсов, а адресные входы, информационные и управл ющие входы-выходы  вл ютс  соответственно первыми адресными входами, информационными и управл ющими входами-выходами устройства, блок селекции обращений, информационный и

   управл ющий входы которого подключены соответственно к адресным входам и управл ющим входам-выходам блока управле- 5 ни , первый и второй блоки пам ти, информационные входы-выходы которых подключены к информационным входам-выходам блока управлени , первый адресный и управл ющий входы первого блока опера0 тивной пам ти подключены соответственно к адресному и управл ющему входам блока управлени , узел индикации, содержащий блок развертки, выходы которого подключены к входам ключей первой группы, выходы

   5 которых подключены к горизонтальным шинам матричного индикатора, вертикальные шины которого подключены к выходам ключей второй группы, входы которых подключены к выходам регистра, отличающее0 с   тем, что, с целью повышени  быстродействи , в устройство введены блок формиро- вани  сигналов записи-чтени , дешифратор, буферный регистр, три узла индикации в каждый узел индикации введен

   5 дешифратор, выход которого подключен к входу управлени  записью регистра, входы управлени  чтением регистра подключены к первому выходу блока формировани  сигналов записью-чтением, второй выход которо0 го подключен к информационным входам дешифраторов узлов индикации, управл ющие входы которых подключены к выходу дешифратора, информационный и управл ющий входы которого соединены соответст-.

   5 венно к информационным и управл ющим входами блока управлени , вторые адресные управл ющие и информационные входы первого и второго блоков пам ти  вл ютс  соответственно вторыми адрес0 ным, управл ющим и информационным вхо- дами устройства, первые адресный и управл ющий входы первого блока пам ти соединены соответственно с адресным входом и управл ющим входом-выходом блока

   5 управлени , вход прерывани  которого подключен к третьему выходу блока формировани  сигналов записи-чтени , адресный, информационный и первый управл ющий входы которого подключены соответствен0 но к адресному входу, информационному и управл ющему входам-выходам блока управлени  второй управл ющий вход которого подключен к первому выходу блока селекции обращений, второй и третий выхо5 ды которого подключены к входам выборки соответственно первого и второго блоков пам ти, а четвертый вход подключен к первому управл ющему входу генератора тактовых импульсов и  вл етс  выходом Готовность устройства, второй управл ющий вход генератора тактовых импульсов

    вл етс  третьим управл ющим входом устройства , п тый выход блока селекции обращений подключен к управл ющему входу буферного регистра, информационный вход которого соединен с информационным входом-выходом блока управлени , а выход соединен с информационными входами С шиш афыа

   регистров узлов индикации, входы выборки которых подключены соответственно к шестому , седьмому, восьмому и дев тому выходам блока селекции обращений, тактовые входы блоков развертки узлов индикации подключены к третьему выходу блока формировани  сигналов записи-чтени .

   Bt/ffgm Ј#f№/

   еи/ию/ tfowt/jr f

   o/n &o#a tffitfttfta/iofo.

   с шаш/ r Ъ/раАггмЖ

   ЈlWtft/

   atjafea

   Cff 4W

   C

   ev

   C2 $T2

   с at/fft/ ad/еез

   ЈЈv#

   УГ/

   eawcc/

   VrЈ

   Vr3

   p

   со f-- ю

   со

   СО

   г /9Mtop0/ mtotftg u/ff

   f /Уачал0

   I

   I

   ,0Щ0у&/ггх0 03У I.

   fort OMi0MM e 0м .

   ff/)&/ a#/w/x Јawt мфа;0лх / ха /} 9vf/nA j

   U#Jt/AratfMe/; JX3 0; M$r Majf /&V

   &Ш 2

   хода iff a fa

   ffff Q&ffiS d/C3#

   1

   JfosJe/vrJAra (r

   Jbpdt vsafeajKfHVJ 6 Ctiy wdi/raift/t/ no adefw jSntttt

   4f3nt2 43 HH 43nfa+J

   /ttolk MM

   Фиг 6

   I &/t.Vv&VtJ P

   Жгм4л#а4 J yt/na#0dtn

   fy0tfy#& #& dxyne/AeffM/t хъмцб ЖЯпЖ/

   . .( /л, „ r& Atfwt/f a /ni//.

   . V ™ У4МГ}-- мм юаА, „а .

   &W #/V- ---J- . . -.;; ife/rtawfjfs/ J

   t/jafya- xwttf w 0jyiw v. /x aJ/wsfMrtf

   Зали& .peiu&n/ o. t/#0c/#gutsi/

   J.

   Cf/fMrf/y AVrV-/tyrM+2

   (tfweef etyajamtts . у/заг/ц/г&г/иь.}

   (five.