RU2012120848A - Электронный блок управления, имеющий ядро, работающее в реальном масштабе времени и управляющее разбиением на разделы - Google Patents
Электронный блок управления, имеющий ядро, работающее в реальном масштабе времени и управляющее разбиением на разделы Download PDFInfo
- Publication number
- RU2012120848A RU2012120848A RU2012120848/08A RU2012120848A RU2012120848A RU 2012120848 A RU2012120848 A RU 2012120848A RU 2012120848/08 A RU2012120848/08 A RU 2012120848/08A RU 2012120848 A RU2012120848 A RU 2012120848A RU 2012120848 A RU2012120848 A RU 2012120848A
- Authority
- RU
- Russia
- Prior art keywords
- real time
- execution
- kernel
- block according
- working
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
- G06F9/5011—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals
- G06F9/5016—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals the resource being the memory
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
- Stored Programmes (AREA)
- Storage Device Security (AREA)
Abstract
1. Электронный блок управления, содержащий микроконтроллер, имеющий постоянное запоминающее устройство (ROM), содержащее программный код операционной системы со встроенным ядром, работающим в режиме реального времени, для выполнения вычислительных задач, и оперативное запоминающее устройство (RAM), содержащее переменные данные, относящиеся к ядру, работающему в режиме реального времени, и указанным задачам, причем ROM и RAM включают в себя области, соответствующие разделам, один из которых выделен под ядро, работающее в режиме реального времени, а каждый из остальных разделов выделен по меньшей мере для одной из задач, при этом ROM и RAM связаны с адресной шиной, физически запрограммированной для недопущения для каждого раздела записи в другую из областей RAM и недопущения для каждого раздела выполнения другой из областей ROM, причем ядро, работающее в режиме реального времени, связано с таймером для выделения времени выполнения для каждой задачи.2. Блок по п.1, в котором ядро, работающее в режиме реального времени, выполнено с возможностью вызывать выполнение разделов в цикле выполнения, который является замкнутым.3. Блок по п.2, в котором цикл выполнения включает в себя выполнение некоторого раздела несколько раз.4. Блок по п.2, в котором цикл выполнения включает в себя интервал резерва времени.5. Блок по п.1, в котором раздел, выделенный под ядро, работающее в режиме реального времени, содержит страницы памяти, каждая из которых выделена под задачу и содержит регистры каждой задачи, при этом ядро, работающее в режиме реального времени, выполнено с возможностью управления указателем задач, содержащим адрес страницы задачи, вып�
Claims (9)
1. Электронный блок управления, содержащий микроконтроллер, имеющий постоянное запоминающее устройство (ROM), содержащее программный код операционной системы со встроенным ядром, работающим в режиме реального времени, для выполнения вычислительных задач, и оперативное запоминающее устройство (RAM), содержащее переменные данные, относящиеся к ядру, работающему в режиме реального времени, и указанным задачам, причем ROM и RAM включают в себя области, соответствующие разделам, один из которых выделен под ядро, работающее в режиме реального времени, а каждый из остальных разделов выделен по меньшей мере для одной из задач, при этом ROM и RAM связаны с адресной шиной, физически запрограммированной для недопущения для каждого раздела записи в другую из областей RAM и недопущения для каждого раздела выполнения другой из областей ROM, причем ядро, работающее в режиме реального времени, связано с таймером для выделения времени выполнения для каждой задачи.
2. Блок по п.1, в котором ядро, работающее в режиме реального времени, выполнено с возможностью вызывать выполнение разделов в цикле выполнения, который является замкнутым.
3. Блок по п.2, в котором цикл выполнения включает в себя выполнение некоторого раздела несколько раз.
4. Блок по п.2, в котором цикл выполнения включает в себя интервал резерва времени.
5. Блок по п.1, в котором раздел, выделенный под ядро, работающее в режиме реального времени, содержит страницы памяти, каждая из которых выделена под задачу и содержит регистры каждой задачи, при этом ядро, работающее в режиме реального времени, выполнено с возможностью управления указателем задач, содержащим адрес страницы задачи, выполняемой в данный момент времени.
6. Блок по п.1, в котором раздел, выделенный под ядро, работающее в режиме реального времени, содержит список задач, готовых к выполнению и упорядоченных по разделам, а ядро, работающее в режиме реального времени, выполнено с возможностью управления указателем разделов для доступа к списку задач, готовых к выполнению.
7. Блок по п.6, в котором список задач, готовых к выполнению, имеет форму замкнутого списка, содержащего контекстные адреса первой и последней задач, готовых к выполнению.
8. Блок по п.1, в котором блок управления является микросхемой, включающей в себя набор команд для микроконтроллера и периферийных устройств, связанных с микроконтроллером.
9. Блок по п.1, в котором микроконтроллер является программируемой логической матрицей.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0905077A FR2951840B1 (fr) | 2009-10-22 | 2009-10-22 | Unite electronique de commande a noyau temps reel gerant un partitionnement |
| FR0905077 | 2009-10-22 | ||
| PCT/EP2010/006361 WO2011047823A1 (fr) | 2009-10-22 | 2010-10-19 | Unite electronique de commande a noyau temps reel gerant un partitionnement |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| RU2012120848A true RU2012120848A (ru) | 2013-11-27 |
| RU2524570C2 RU2524570C2 (ru) | 2014-07-27 |
Family
ID=42226714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2012120848/08A RU2524570C2 (ru) | 2009-10-22 | 2010-10-19 | Электронный блок управления, имеющий ядро, работающее в реальном масштабе времени и управляющее разбиением на разделы |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US8843937B2 (ru) |
| EP (1) | EP2491491A1 (ru) |
| CN (1) | CN102597956B (ru) |
| BR (1) | BR112012009290A2 (ru) |
| CA (1) | CA2777729C (ru) |
| FR (1) | FR2951840B1 (ru) |
| RU (1) | RU2524570C2 (ru) |
| WO (1) | WO2011047823A1 (ru) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104834567B (zh) * | 2015-04-13 | 2018-04-17 | 中国航空无线电电子研究所 | 一种分区和应用时间窗符合性检测系统 |
| US9857975B2 (en) | 2015-06-26 | 2018-01-02 | International Business Machines Corporation | Non-volatile memory drive partitions within microcontrollers |
| FR3071630B1 (fr) * | 2017-09-25 | 2021-02-19 | Schneider Electric Ind Sas | Procede de gestion de modules logiciels embarques pour un calculateur electronique d'un appareil electrique de coupure |
| CN117743008B (zh) * | 2023-12-13 | 2024-11-26 | 国家电网有限公司直流技术中心 | 多核处理器故障诊断与异常处理方法、主控板卡及设备 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SU1826787A1 (ru) * | 1990-07-18 | 1995-12-20 | Научно-производственное объединение "Сфера" | Процессор |
| US6338074B1 (en) * | 1997-07-23 | 2002-01-08 | Filenet Corporation | System for enterprise-wide work flow automation |
| RU10896U1 (ru) * | 1998-04-27 | 1999-08-16 | Общество с ограниченной ответственностью "Радуга" | Программируемый контроллер |
| FR2822971A1 (fr) * | 2001-04-03 | 2002-10-04 | St Microelectronics Sa | Systeme et procede de controle d'acces a des donnees protegees stockees dans une memoire |
| US7805514B2 (en) * | 2003-08-26 | 2010-09-28 | Yang Harold Haoran | Accessing results of network diagnostic functions in a distributed system |
| US8789051B2 (en) * | 2004-11-18 | 2014-07-22 | Hamilton Sundstrand Corporation | Operating system and architecture for embedded system |
| RU57497U1 (ru) * | 2006-03-14 | 2006-10-10 | Олег Юрьевич Уваров | Демонстрационный стенд |
-
2009
- 2009-10-22 FR FR0905077A patent/FR2951840B1/fr not_active Expired - Fee Related
-
2010
- 2010-10-19 BR BR112012009290A patent/BR112012009290A2/pt not_active IP Right Cessation
- 2010-10-19 US US13/502,460 patent/US8843937B2/en not_active Expired - Fee Related
- 2010-10-19 EP EP10771341A patent/EP2491491A1/fr not_active Ceased
- 2010-10-19 CA CA2777729A patent/CA2777729C/fr not_active Expired - Fee Related
- 2010-10-19 CN CN201080048156.7A patent/CN102597956B/zh not_active Expired - Fee Related
- 2010-10-19 RU RU2012120848/08A patent/RU2524570C2/ru not_active IP Right Cessation
- 2010-10-19 WO PCT/EP2010/006361 patent/WO2011047823A1/fr not_active Ceased
Also Published As
| Publication number | Publication date |
|---|---|
| RU2524570C2 (ru) | 2014-07-27 |
| CN102597956A (zh) | 2012-07-18 |
| US8843937B2 (en) | 2014-09-23 |
| CN102597956B (zh) | 2016-02-24 |
| FR2951840A1 (fr) | 2011-04-29 |
| EP2491491A1 (fr) | 2012-08-29 |
| CA2777729C (fr) | 2015-06-09 |
| BR112012009290A2 (pt) | 2016-05-31 |
| US20120216213A1 (en) | 2012-08-23 |
| WO2011047823A1 (fr) | 2011-04-28 |
| FR2951840B1 (fr) | 2011-12-23 |
| CA2777729A1 (fr) | 2011-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Vijaykumar et al. | The locality descriptor: A holistic cross-layer abstraction to express data locality in GPUs | |
| Cavicchioli et al. | Memory interference characterization between CPU cores and integrated GPUs in mixed-criticality platforms | |
| CN103793255B (zh) | 可配置的多主模式多os内核实时操作系统架构的启动方法 | |
| WO2009075116A1 (ja) | プログラムデバッグ方法、プログラム変換方法及びそれを用いるプログラムデバッグ装置、プログラム変換装置並びに記憶媒体 | |
| EP2808783B1 (en) | Smart cache and smart terminal | |
| EP2660752A2 (en) | Memory protection circuit, processing unit, and memory protection method | |
| JP2008507034A5 (ru) | ||
| ATE453894T1 (de) | Vorrichtung und verfahren für einen automatischen thread-partition compiler | |
| CN112074820B (zh) | 用于多内核系统的存储器池分配 | |
| CN101021794A (zh) | 一种芯片上电后的程序引导方法 | |
| EP2506158A1 (en) | Cross-region access method for embedded file system | |
| CN104123192A (zh) | 一种linux系统下基于内存子系统的性能调优方法 | |
| RU2012120848A (ru) | Электронный блок управления, имеющий ядро, работающее в реальном масштабе времени и управляющее разбиением на разделы | |
| Chang et al. | CASA: Contention-aware scratchpad memory allocation for online hybrid on-chip memory management | |
| DE602005017038D1 (de) | Schnittstelleneinrichtung zum debuggen und/oder tracen eines computersystems mit einem oder mehreren mastern und einem oder mehreren slaves, die zusammenarbeiten | |
| Ausavarungnirun | Techniques for shared resource management in systems with throughput processors | |
| Cheng et al. | A user-level numa-aware scheduler for optimizing virtual machine performance | |
| CN106469118B (zh) | 一种存储器内存分配访问方法及装置 | |
| Lu et al. | Reconfigurable multi-core architecture-a plausible solution to the von Neumann performance bottleneck | |
| US20130111181A1 (en) | Methods and apparatus for increasing device access performance in data processing systems | |
| CN102467453B (zh) | 设定内存地址空间的方法 | |
| Chen et al. | Reconfigurable cache for real-time MPSoCs: Scheduling and implementation | |
| Liu et al. | High performance memory management for a multi-core architecture | |
| Ilyas et al. | Use of Symmetric Multiprocessor Architecture to achieve high performance computing | |
| Hussain | Memory resources aware run-time automated scheduling policy for multi-core systems |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20161020 |