RU2012157283A - Карта с интегральной микросхемой с защищенным входным/выходным буфером - Google Patents
Карта с интегральной микросхемой с защищенным входным/выходным буфером Download PDFInfo
- Publication number
- RU2012157283A RU2012157283A RU2012157283/08A RU2012157283A RU2012157283A RU 2012157283 A RU2012157283 A RU 2012157283A RU 2012157283/08 A RU2012157283/08 A RU 2012157283/08A RU 2012157283 A RU2012157283 A RU 2012157283A RU 2012157283 A RU2012157283 A RU 2012157283A
- Authority
- RU
- Russia
- Prior art keywords
- data
- card
- allocated
- processing unit
- zone
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
- G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Storage Device Security (AREA)
- Credit Cards Or The Like (AREA)
Abstract
1. Карта с интегральной микросхемой, содержащая блок (3) обработки, связанный с оперативным запоминающим устройством (5) и со средствами (6) обмена данными с внешним устройством (D), причем оперативное запоминающее устройство содержит единственную зону (7) памяти, выделенную для данных обмена, при этом блок обработки выполнен с возможностью записывать в выделенную зону памяти данные обмена и с возможностью ограничивать риск попадания в эту выделенную зону памяти данных, которые способны нарушить защиту карты, отличающаяся тем, что блок обработки программирован таким образом, чтобы скремблировать данные выделенной зоны (7) памяти перед передачей данных из внешней среды, с тем чтобы данные, последовательно принимаемые картой, не могли быть рекомбинированы или использованы для создания несанкционированной команды.2. Карта с интегральной микросхемой по п.1, в которой блок (3) обработки программирован таким образом, чтобы блокировать доступ к выделенной зоне (7) памяти во время операции обработки, с тем чтобы секретные или чувствительные данные не могли быть переданы картой во внешнюю среду.3. Карта по п.2, в которой блок (3) обработки программирован таким образом, чтобы вычислять целостность данных выделенной зоны (7) памяти до осуществления операции обработки и проверять целостность данных после операции обработки.4. Карта по п.1, в которой блок (3) обработки программирован таким образом, чтобы проверять до передачи данных, что эти данные содержатся в выделенной зоне (7) памяти.5. Способ управления оперативным запоминающим устройством (5) карты с интегральной микросхемой (2), содержащей блок (3) обработки, с которым связаны опера
Claims (8)
1. Карта с интегральной микросхемой, содержащая блок (3) обработки, связанный с оперативным запоминающим устройством (5) и со средствами (6) обмена данными с внешним устройством (D), причем оперативное запоминающее устройство содержит единственную зону (7) памяти, выделенную для данных обмена, при этом блок обработки выполнен с возможностью записывать в выделенную зону памяти данные обмена и с возможностью ограничивать риск попадания в эту выделенную зону памяти данных, которые способны нарушить защиту карты, отличающаяся тем, что блок обработки программирован таким образом, чтобы скремблировать данные выделенной зоны (7) памяти перед передачей данных из внешней среды, с тем чтобы данные, последовательно принимаемые картой, не могли быть рекомбинированы или использованы для создания несанкционированной команды.
2. Карта с интегральной микросхемой по п.1, в которой блок (3) обработки программирован таким образом, чтобы блокировать доступ к выделенной зоне (7) памяти во время операции обработки, с тем чтобы секретные или чувствительные данные не могли быть переданы картой во внешнюю среду.
3. Карта по п.2, в которой блок (3) обработки программирован таким образом, чтобы вычислять целостность данных выделенной зоны (7) памяти до осуществления операции обработки и проверять целостность данных после операции обработки.
4. Карта по п.1, в которой блок (3) обработки программирован таким образом, чтобы проверять до передачи данных, что эти данные содержатся в выделенной зоне (7) памяти.
5. Способ управления оперативным запоминающим устройством (5) карты с интегральной микросхемой (2), содержащей блок (3) обработки, с которым связаны оперативное запоминающее устройство и средства (6) обмена данными с внешним устройством (D), включающий этапы, на которых:
в оперативном запоминающем устройстве определяют единственную зону (7), выделенную для данных обмена,
управляют блоком обработки для записи данных обмена в указанной зоне и ограничения риска попадания в эту выделенную зону памяти данных, которые способны нанести вред защите карты, отличающийся тем, что указанное ограничение риска попадания в выделенную зону памяти данных, которые способны нанести вред, включает в себя стадию скремблирования данных в выделенной зоне (7) памяти перед передачей данных из внешней среды, с тем чтобы данные, последовательно принимаемые картой, не могли быть рекомбинированы или использованы для создания несанкционированной команды.
6. Способ управления по п.5, в котором ограничение риска попадания в выделенную зону памяти данных, которые способны нанести вред, включает в себя стадию, на которой блокируют доступ к выделенной зоне (7) памяти во время операции обработки, с тем чтобы секретные или чувствительные данные не могли быть переданы картой во внешнюю среду.
7. Способ управления по п.6, в котором ограничение риска попадания в выделенную зону памяти данных, которые способны нанести вред, включает в себя стадию, на которой оценивают состояние данных выделенной зоны (7) памяти до осуществления операции обработки и проверяют целостность данных после операции обработки.
8. Способ управления по п.6, в котором ограничение риска попадания в выделенную зону памяти данных, которые способны нанести вред, включает в себя стадию проверки, что указанные данные содержатся в выделенной зоне (7) памяти, перед передачей данных.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0706447 | 2007-09-14 | ||
| FR0706447A FR2921175A1 (fr) | 2007-09-14 | 2007-09-14 | Carte a circuit integre a tampon d'entree/sortie securise |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2010114712/08A Division RU2010114712A (ru) | 2007-09-14 | 2008-09-12 | Карта с интегральной микросхемой с защищенным входным/выходным буфером |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| RU2012157283A true RU2012157283A (ru) | 2014-07-10 |
| RU2549517C2 RU2549517C2 (ru) | 2015-04-27 |
Family
ID=39135219
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2012157283/08A RU2549517C2 (ru) | 2007-09-14 | 2008-09-12 | Карта с интегральной микросхемой с защищенным входным/выходным буфером |
| RU2010114712/08A RU2010114712A (ru) | 2007-09-14 | 2008-09-12 | Карта с интегральной микросхемой с защищенным входным/выходным буфером |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2010114712/08A RU2010114712A (ru) | 2007-09-14 | 2008-09-12 | Карта с интегральной микросхемой с защищенным входным/выходным буфером |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US9183160B2 (ru) |
| EP (1) | EP2188762B1 (ru) |
| ES (1) | ES2416367T3 (ru) |
| FR (1) | FR2921175A1 (ru) |
| RU (2) | RU2549517C2 (ru) |
| WO (1) | WO2009068760A1 (ru) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR3050847B1 (fr) * | 2016-05-02 | 2019-04-05 | Morpho | Procede d'optimisation d'ecritures en memoire dans un dispositif |
| CN108038688B (zh) * | 2017-12-28 | 2020-09-01 | 飞天诚信科技股份有限公司 | 一种风险控制的实现方法及终端 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01219982A (ja) * | 1988-02-29 | 1989-09-01 | Hitachi Maxell Ltd | Ｉｃカード |
| ATE152539T1 (de) * | 1994-02-08 | 1997-05-15 | Belle Gate Invest Bv | Datenauswechselsystem mit tragbaren datenverarbeitungseinheiten |
| MY125706A (en) * | 1994-08-19 | 2006-08-30 | Thomson Consumer Electronics | High speed signal processing smart card |
| JP3689213B2 (ja) * | 1997-01-21 | 2005-08-31 | ローム株式会社 | 非接触型ｉｃカード |
| TW412909B (en) * | 1998-05-07 | 2000-11-21 | Kudelski Sa | Mechanism of matching between a receiver and a security module |
| JP3590338B2 (ja) * | 1999-12-13 | 2004-11-17 | 株式会社東芝 | 携帯可能電子装置 |
| JP2003256282A (ja) * | 2002-02-28 | 2003-09-10 | Matsushita Electric Ind Co Ltd | メモリカード |
| US20050283566A1 (en) * | 2003-09-29 | 2005-12-22 | Rockwell Automation Technologies, Inc. | Self testing and securing ram system and method |
| JP4713878B2 (ja) * | 2004-12-14 | 2011-06-29 | 株式会社東芝 | 携帯可能電子装置 |
| US7681000B2 (en) * | 2006-07-10 | 2010-03-16 | Silverbrook Research Pty Ltd | System for protecting sensitive data from user code in register window architecture |
| US8103844B2 (en) * | 2008-02-01 | 2012-01-24 | Donald Rozinak Beaver | Secure direct platter access |
-
2007
- 2007-09-14 FR FR0706447A patent/FR2921175A1/fr not_active Withdrawn
-
2008
- 2008-09-12 ES ES08853741T patent/ES2416367T3/es active Active
- 2008-09-12 RU RU2012157283/08A patent/RU2549517C2/ru active
- 2008-09-12 WO PCT/FR2008/001276 patent/WO2009068760A1/fr not_active Ceased
- 2008-09-12 US US12/677,696 patent/US9183160B2/en active Active
- 2008-09-12 EP EP08853741.0A patent/EP2188762B1/fr active Active
- 2008-09-12 RU RU2010114712/08A patent/RU2010114712A/ru unknown
Also Published As
| Publication number | Publication date |
|---|---|
| FR2921175A1 (fr) | 2009-03-20 |
| EP2188762A1 (fr) | 2010-05-26 |
| ES2416367T3 (es) | 2013-07-31 |
| WO2009068760A1 (fr) | 2009-06-04 |
| US20100211727A1 (en) | 2010-08-19 |
| US9183160B2 (en) | 2015-11-10 |
| RU2010114712A (ru) | 2011-10-20 |
| EP2188762B1 (fr) | 2013-04-17 |
| RU2549517C2 (ru) | 2015-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Ender et al. | The unpatchable silicon: a full break of the bitstream encryption of xilinx 7-series {FPGAs} | |
| US20240037045A1 (en) | Apparatuses and methods for securing an access protection scheme | |
| TWI332629B (ru) | ||
| KR101460811B1 (ko) | 보안 시스템을 위한 바이-프로세서 아키텍처 | |
| TWI391864B (zh) | 臨界保全參數之產生及用於智慧卡記憶體模組的交換系統與方法 | |
| CN101551784B (zh) | 一种usb接口的ata类存储设备中数据的加密方法及装置 | |
| RU2007111843A (ru) | Случайный пароль, автоматически формируемый базовой системой ввода-вывода (bios) для защиты устройства хранения данных | |
| US20050108532A1 (en) | Method and system to provide a trusted channel within a computer system for a SIM device | |
| US9659178B1 (en) | Device blanking | |
| TW583554B (en) | Safety-data-processing unit and its method | |
| US8913745B2 (en) | Security within integrated circuits | |
| JP6656398B2 (ja) | 論理チップの作動モードとテストモードとの間の移行を制御する方法、テストモード移行制御回路、及び論理チップ | |
| ATE491999T1 (de) | Schutz von geheiminformationen in einem programmierten elektronischen gerät | |
| CN101124768A (zh) | 使用受保护的非易失性存储器的系统和方法 | |
| Kim et al. | Dynamic function verification for system on chip security against hardware-based attacks | |
| RU2009131703A (ru) | Однокристальный компьютер и тахограф | |
| RU2010114712A (ru) | Карта с интегральной микросхемой с защищенным входным/выходным буфером | |
| CN106326781A (zh) | 一种保护芯片测试模式的方法和装置 | |
| KR20120048182A (ko) | 검출 회로, 그 검출 방법, 및 이를 포함하는 메모리 시스템 | |
| CN114391149A (zh) | 具有加密电路的生物计量装置 | |
| Hériveaux | Black-box laser fault injection on a secure memory | |
| US7916549B2 (en) | Memory self-test circuit, semiconductor device and IC card including the same, and memory self-test method | |
| Chaumette et al. | An Efficient and Simple Way to Test the Security of Java CardsTM. | |
| RU2584540C2 (ru) | Способ и устройство для аутентификации по меньшей мере двух сельскохозяйственных агрегатов, соединенных посредством шины данных | |
| CN101404580B (zh) | 一种具有自检能力的数据隔离方法 |