RU2466480C2 - Удаление подложки в ходе формирования сид - Google Patents

Удаление подложки в ходе формирования сид Download PDF

Info

Publication number
RU2466480C2
RU2466480C2 RU2010104249/28A RU2010104249A RU2466480C2 RU 2466480 C2 RU2466480 C2 RU 2466480C2 RU 2010104249/28 A RU2010104249/28 A RU 2010104249/28A RU 2010104249 A RU2010104249 A RU 2010104249A RU 2466480 C2 RU2466480 C2 RU 2466480C2
Authority
RU
Russia
Prior art keywords
led layers
led
layer
mounting support
metal contacts
Prior art date
Application number
RU2010104249/28A
Other languages
English (en)
Other versions
RU2010104249A (ru
Inventor
Григорий БАСИН (US)
Григорий БАСИН
Роберт С. УЭСТ (US)
Роберт С. УЭСТ
Пол С. МАРТИН (US)
Пол С. МАРТИН
Original Assignee
Конинклейке Филипс Электроникс, Н.В.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Конинклейке Филипс Электроникс, Н.В. filed Critical Конинклейке Филипс Электроникс, Н.В.
Publication of RU2010104249A publication Critical patent/RU2010104249A/ru
Application granted granted Critical
Publication of RU2466480C2 publication Critical patent/RU2466480C2/ru

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/018—Bonding of wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/0198—Manufacture or treatment batch processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/852—Encapsulations
    • H10H20/853—Encapsulations characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/852—Encapsulations
    • H10H20/854—Encapsulations characterised by their material, e.g. epoxy or silicone resins
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07202—Connecting or disconnecting of bump connectors using auxiliary members
    • H10W72/07204—Connecting or disconnecting of bump connectors using auxiliary members using temporary auxiliary members, e.g. sacrificial coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/9415—Dispositions of bond pads relative to the surface, e.g. recessed, protruding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

Способ изготовления структуры светоизлучающего диода (СИД) включает формирование слоев СИД, включающих слой n-типа, активный слой и слой р-типа поверх подложки для роста; формирование металлических контактов на нижней поверхности слоев СИД, причем нижняя поверхность слоев СИД является поверхностью, противоположной поверхности подложки для роста; обеспечение подмонтажной опоры, имеющей металлические контакты на верхней поверхности; осаждение слоя недоливка на нижней поверхности слоев СИД; после осаждения слоя недоливка, отделение подложки для роста от слоев СИД; и после удаления подложки для роста, прикрепление слоев СИД к подмонтажной опоре с помощью металлических контактов на нижней поверхности слоев СИД, находящихся в контакте с металлическими контактами на верхней поверхности подмонтажной опоры, причем слой недоливка находится между нижней поверхностью слоев СИД и верхней поверхностью подмонтажной опоры. Изобретение обеспечивает более однородную и беспустотную опору, а также обеспечивает опору с наиболее близко подобранной характеристикой термического расширения, кроме того, обеспечивает опору с высокотемпературной работоспособностью, не ограниченной температурой стеклования органических материалов; и обеспечивает опору с повышенной теплопроводностью для максимально возможного теплоотвода. 3 н. и 11 з.п. ф-лы, 8 ил.

Description

ОБЛАСТЬ ТЕХНИКИ, К КОТОРОЙ ОТНОСИТСЯ ИЗОБРЕТЕНИЕ
Настоящее изобретение относится к изготовлению светоизлучающего диода.
УРОВЕНЬ ТЕХНИКИ
Полупроводниковые светоизлучающие диоды (СИД) являются наиболее эффективными применяемыми в настоящее время источниками света. Системы материалов, представляющих в настоящее время интерес при изготовлении светоизлучающих диодов с повышенной яркостью, пригодных для функционирования по ширине видимого спектра, включают в себя полупроводники, являющиеся соединениями элементов групп III и V (далее - полупроводники III-V); например, двойные, тройные и четверные сплавы галлия, алюминия, индия, азота, фосфора и мышьяка. III-V-устройства испускают излучение по ширине видимого света. Устройства на основе GaAs и GaP часто используют для испускания излучения с большими длинами волн, например, от желтого до красного света, тогда как III-нитридные устройства часто используют для испускания излучения при более коротких длинах волн, например, от ближней ультрафиолетовой области до зеленого света.
В светоизлучающих диодах на основе нитрида галлия обычно используют прозрачную сапфировую подложку для роста из-за кристаллической структуры сапфира, аналогичной кристаллической структуре нитрида галлия.
Некоторые СИД на основе GaN сформированы в виде интегральной схемы с шариковыми выводами, с обоими электродами на одной поверхности, где электроды СИД соединены с электродами на подмонтажной опоре, без использования проводного соединения. Подмонтажная опора обеспечивает поверхность контакта между СИД и внешним источником электроснабжения. Электроды на подмонтажной опоре, соединенные с электродами СИД, могут простираться за СИД или простираться по направлению к противоположной стороне подмонтажной опоры, образуя проводное соединение или поверхностный монтаж с печатной платой.
Фиг.1A-1D представляют собой упрощенные поперечные сечения, иллюстрирующие процесс крепления СИД 10 на основе GaN к подмонтажной опоре 12 и удаление сапфировой подложки 24 для роста. Подмонтажная опора 12 может быть создана из кремниевого или может быть керамического изолятора. Если подмонтажная опора 12 представляет собой кремний, рисунок металлизации на поверхности подмонтажной опоры может быть изолирован от кремния посредством слоя оксида, или могут быть использованы различные схемы ионной имплантации для придания подмонтажной опоре функциональности, например, назначения защиты от электростатических разрядов.
Как видно из Фиг.1A, множество кристаллов СИД 10 создано в виде тонкого слоя 18 СИД в виде GaN, сформированной на сапфировой подложке 24 для роста. Электроды 16 формируют таким образом, чтобы они находились в электрическом контакте со слоями n-типа и p-типа в слое 18 GaN. Золотые столбиковые 20 выводы помещены на электродах 16 на СИД 10 или, в качестве альтернативы, на металлических подушках 14 на подмонтажной опоре 12. Золотые столбиковые 20 выводы обычно представляют собой сферические золотые шарики, помещенные в различные точки между электродами 16 СИД и металлическими подушками 14 подмонтажной опоры. Все слои 18 СИД и электроды 16 формируют на одинаковых сапфировых подложках 24, которые затем разрезают на кристаллы с образованием отдельных кристаллов 10 СИД.
Как проиллюстрировано на Фиг.1B, СИД 10 соединены с подложкой 12 с металлическими подушками 14 на подмонтажной опоре 12, электрически соединенном с металлическими 16 электродами, расположенными на слоях 18 GaN. Давление прикладывают к структуре СИД, когда ультразвуковой преобразователь интенсивно колеблет структуру СИД относительно подмонтажной опоры, генерируя тепло на поверхности контакта. Это заставляет поверхность золотых столбиковых выводов диффундировать на атомном уровне в электроды СИД, а электроды подмонтажной опоры - образовывать постоянное электрическое соединение. Другие типы способов соединения включают в себя припаивание, нанесение проводящей пасты и другие средства.
Между слоями 18 СИД и поверхностью подмонтажной опоры 12 существует крупная полость, которую наполняют эпоксидной смолой для обеспечения механической опоры и герметизации области, как проиллюстрировано на Фиг.1C. Полученную застывшую эпоксидную смолу называют слитком-недоливком 22. Процесс наполнения является очень продолжительным, поскольку каждый кристалл 10 СИД необходимо наполнять по отдельности, и при этом надо вводить точное количество материала недоливка. Материал недоливка должен обладать достаточно низкой вязкостью, чтобы он мог подтекать под кристаллы 10 СИД, которые могут иметь электроды сложной геометрической формы, не захватывая никаких пузырьков, что может привести к образованию областей со слабой опорой, как проиллюстрировано в виде области 22a. Материал недоливка, однако, нельзя наносить неконтролируемым образом на нежелательные поверхности, например на верхнюю поверхность СИД-устройства, как проиллюстрировано на 22b, или на подушки на подмонтажной опоре, куда впоследствии должны быть нанесены соединения проволочных выводов.
Сапфировые подложки 24 вынимают после того, как кристаллы 10 СИД соединяют с подмонтажной опорой 12, а подмонтажную опору 12 разделяют на отдельные элементы с образованием СИД-структур, проиллюстрированных на Фиг.1D. Поскольку слои 18 СИД очень тонкие и ломкие, недоливок служит в качестве дополнительной цели для обеспечения необходимой механической опоры для предотвращения поломки хрупких слоев СИД при удалении несущей 24 подложки. Золотые столбиковые 20 выводы сами по себе не обеспечивают достаточной опоры для предотвращения поломки слоев СИД, с учетом их ограниченной формы и того, что они далеко отстоят друг от друга. Обычно используемые материалы для недоливка, как правило, состоят из органических веществ и обладают очень разными свойствами термического расширения, - от металлов до полупроводниковых материалов. Такое неоднозначное поведение, связанное с расширением, значительно усугубляется при высоких рабочих температурах - типичных при применении СИД большой мощности, - когда температура материалов недоливка приближаются к их температуре стеклования, и они начинают вести себя как упругие вещества. Суммарное влияние такой несогласованности в термическом расширении состоит в порождении напряжений, воздействующих на СИД-устройства, которые ограничивают или снижают их работоспособность в условиях высокой мощности. В заключение следует сказать, что материалы недоливка обладают низкой теплопроводностью, что приводит к чрезмерно высокой рабочей температуре для полупроводниковых устройств.
Что является необходимым, - так это технологии для создания механической опоры для тонких слоев СИД в ходе процесса удаления подложки, что обеспечивает более однородную и беспустотную опору, а также обеспечивает опору с наиболее близко подобранной характеристикой термического расширения, кроме того, обеспечивает опору с высокотемпературной работоспособностью, не ограниченной температурой стеклования органических материалов; и обеспечивает опору с повышенной теплопроводностью для максимально возможного теплоотвода.
СУЩНОСТЬ ИЗОБРЕТЕНИЯ
Светоизлучающий диод (СИД) изготавливают с использованием слоя недоливка, который осаждают либо на СИД, либо на подмонтажную опору до прикрепления к нему СИД. Осаждение слоя недоливка перед крепежом СИД к подмонтажной опоре предусмотрено для создания более однородной и беспустотной опоры и повышает возможности материала недоливка проявлять повышенные термические характеристики. В одном варианте воплощения, слой недоливка можно осаждать на СИД и использовать опору для тонких и ломких слоев СИД в ходе удаления подложки для роста. Подложку для роста затем можно вынимать на уровне полупроводникового слоя со сформированными структурами ИС перед прикреплением СИД к подмонтажной опоре. В других вариантах воплощения, на слой недоливка может быть нанесено изображение и/или его обратная сторона может быть отполирована таким образом, чтобы обнажены были только контактные области СИД и/или подмонтажной опоры. Светоизлучающие диоды и подмонтажную опору можно затем соединить со слоем недоливка между ними. Слой недоливка с нанесенным шаблоном также можно использовать в качестве системы направляющих для содействия разбиению устройства на отдельные кристаллы.
КРАТКОЕ ОПИСАНИЕ ЧЕРТЕЖЕЙ
Фиг.1A-1D представляют собой упрощенные поперечные разрезы, отображающие процесс крепления СИД к подмонтажной опоре, с последующим введением недоливка и удалением сапфировой подложки для роста кристаллов.
Фиг.2A-2E представляют собой упрощенные поперечные разрезы, отображающие процесс удаления подложки для выращивания кристаллов из СИД на уровне полупроводниковой пластины и прикрепления СИД к подмонтажной опоре, в соответствии с одним вариантом воплощения настоящего изобретения.
Фиг.3 иллюстрирует часть структуры СИД, включающей в себя сапфировую подложку для роста кристаллов и слои GaN.
Фиг.4A и 4B иллюстрируют осаждение материала недоливка поверх части светоизлучающих диодов на уровне полупроводниковой пластины.
Фиг.5A-5C представляют собой упрощенные поперечные разрезы, отображающие процесс крепления СИД к подмонтажной опоре и удаление подложки для роста кристаллов после прикрепления светоизлучающих диодов к подмонтажной опоре.
Фиг.6A-6E представляют собой упрощенные поперечные разрезы, отображающие процесс крепления СИД к подмонтажной опоре, который имеет покрытие в виде недоливка.
Фиг.7A-7D иллюстрируют другой вариант воплощения, в котором светоизлучающие диоды, находящиеся на уровне полупроводниковой пластины, имеющие слой недоливка с нанесенным изображением, прикрепляют к подмонтажной опоре.
Фиг.8A-8G иллюстрируют другой вариант воплощения, в котором отдельные кристаллы СИД прикрепляют к подмонтажной опоре, на который был осажден слой недоливка.
ПОДРОБНОЕ ОПИСАНИЕ
Фиг.2A-2E представляют собой упрощенные поперечные разрезы, отображающие процесс прикрепления СИД на основе GaN к подмонтажной опоре и удаление подложки для роста кристаллов в соответствии с вариантом воплощения настоящего изобретения.
Фиг.2A иллюстрирует часть структуры 100 СИД, находящихся на уровне полупроводниковой пластины, включающей в себя подложку 102 для роста кристаллов, которая может представлять собой, например, сапфир, на котором были созданы тонкие слои 104 СИД на основе GaN. Слои 104 СИД на основе GaN обычно можно выращивать на сапфировой подложке, как было описано, например, в Патентной публикации США №2007/0096130, которая включена в настоящий документ в виде ссылки. Фиг.3 иллюстрирует часть структуры 100 полупроводниковой пластины, включающей в себя сапфировую 102 подложку, поверх которой выращен слой 104n n-типа на основе GaN, с использованием стандартных технологий. Слой 104n GaN может представлять собой несколько слоев, включающих в себя плакирующий слой. Слой 104n GaN может включать в себя Al, In и легирующую примесь n-типа. Активный 104a слой затем выращивают поверх слоя 104n GaN. Активный 104n слой обычно может представлять собой несколько слоев на основе GaN, и его состав (например, InxAlyGa1-x-yN) зависит от желаемой длины волны светового излучения и других факторов. Активный 104n слой может быть стандартным. Слой 104p GaN p-типа затем выращивают поверх активного 104a слоя. Слой 104p GaN может представлять собой несколько слоев, включающих в себя плакирующий слой, и также может быть стандартным. Слой 104p GaN может включать в себя Al, In и легирующую примесь p-типа. Структура СИД, представленная на Фиг.3, называется двойной гетероструктурой.
В одном варианте воплощения, толщина подложки для роста кристаллов составляет примерно 90 микрон, а слои 104 GaN обладают суммарной толщиной приблизительно 4 микрон.
Хотя в примере используют СИД на основе GaN с сапфировой подложкой для роста, из настоящего изобретения можно извлечь выгоду в виде использования других типов СИД с использованием других типов подложек, таких как SiC (используемых для формирования СИД на основе InAlGaN) и GaAs (используемых для формирования СИД на основе AlInGaP).
Слои, связанные металлом, формируют поверх полупроводниковой пластины, с образованием n-контактов 108n и p-контактов 108p, которые здесь называются контактами 108. На контактах 108 может быть сформировано изображение путем создания маскирующего слоя в позициях, где металлические контакты не являются желательными, затем металлический контактный слой осаждают поверх всей полупроводниковой пластины, а затем маскирующий слой обнажают путем отслаивания металла, нанесенного поверх него. На слои металла также могут быть нанесены негативные изображения путем осаждения аналогичным образом сложенных сплошных металлических слоев, а затем их селективно протравливают с использованием технологии маскировки. Контакты могут быть сформированы из одного или нескольких металлов, таких как TiAu, Au, Cu, Al, Ni, или другого пластичного материала, или комбинации таких слоев. Поверх контактов 108 затем формируют столбиковые 110 выводы, которые могут быть, например, золотыми. Столбиковые 110 выводы обычно представляют собой сферические золотые шариковые выводы, расположенные в различных точках контакта 108. Столбиковые 110 выводы служат в качестве части контактов для СИД и используются для соединения СИД с подмонтажной опорой. Если желательно, вместо столбиковых 110 выводов можно использовать и другие типы связующего вещества или структур, таких как пластины.
Как проиллюстрировано на Фиг.2, поверх слоев 104 на основе GaN затем осаждают недоливок 120, контакты 108 и столбиковые 110 выводы. Поскольку недоливок 120 наносят до соединения светоизлучающих диодов с подмонтажной опорой, для недоливка 120 можно использовать любой подходящий материал, независимо от характеристик потока, которые необходимы в случае традиционного недоливка. Например, в качестве слоя недоливка 120 могут быть использованы материалы на основе полимерного полиимида, которые имеют высокую температуру стеклования. При использовании полиимидного материала можно использовать растворитель для регулирования вязкости до достижения 400-1000 Па·с для содействия осаждению материала. Порошок недоливка, такой как порошок SiO2 из мелких частиц, можно добавлять к полиимидному материалу, например, в количестве 50-90% для соответствия CTE (coefficient of thermal expansion, коэффициенту теплового расширения). В ходе осаждения светоизлучающие диоды и полиимидный материал можно нагревать до температуры ниже точки стеклования, а затем подвергают охлаждению для отверждения. Такие материалы должны способствовать тому, чтобы устройство выдерживало условия высокой температуры/высокого тока, без деформации тонких СИД. Материал недоливка может представлять собой материал, отвержденный в две стадии, с использованием низкотемпературного отверждения для образования поперечных связей, например, в эпоксидных добавках в материале недоливка, которые отвечают за отверждение на первой стадии. Материал недоливка должен обладать свойствами отверждения, протекающего на B-стадии, чтобы его можно было приклеить как к СИД, так и опорным поверхностям полупроводниковой пластины.
Фиг.4A и 4B иллюстрируют осаждение материала недоливка 120 на часть полупроводниковой 100 пластины. Как показано на Фиг.4A, недоливок 120 может представлять собой защитный слой, осажденный на поверхность слоев 104 GaN. В одном варианте воплощения, на недоливок 120 наносят изображение, например, с использованием трафаретной печати или сетчатой трафаретной печати таким образом, чтобы области 122, такие как область, где кристаллы СИД должны быть разделены, не содержали недоливка 120. Например, материал можно осаждать в форме вязкой пасты, с использованием, например, технологий трафаретной печати. Области, в которых присутствие недоливка нежелательно, например области вокруг светоизлучающих диодов, где имеет место проводное соединение, защищены маскирующим слоем. Отверстия в маскирующем слое позволяют осаждать материал недоливка в желаемых областях. После осаждения, например, путем трафаретной печати слой недоливка отверждают при низкой температуре, например 120-130°C, до тех пор, пока он в значительной мере не отвердеет, чтобы быть подвергнутым полировке. Как показано на Фиг.4B, недоливок 120 затем полируют до тех пор, пока металлические соединения, т.е., столбиковые 110 выводы, не будут обнажены. В одном варианте воплощения, недоливок 120 имеет конечную толщину 30 мкм.
Недоливок 120 преимущественно служит в качестве опорного слоя для слоев 104 GaN, и следовательно, подложку 102 для роста можно удалить, как проиллюстрировано на Фиг.2C. Подложку 102 можно удалить, например, путем лазерной литографии с использованием эксимерного лазерного луча, который проходит через прозрачную сапфировую 102 подложку и испаряет верхний слой 104n n-GaN. Удаление подложки 102 порождает повышенное давление на поверхности контакта подложки и слоя 104n n-GaN. Давление выдавливает слой 104n n-GaN, и подложка 102 вынимается. Опора, обеспечиваемая недоливком 120, предотвращает поломку тонких хрупких слоев 104 СИД вследствие воздействия давления в ходе литографии подложки. Дополнительно, если желательно обнаженному n-слою 104n (показанному на Фиг.3) можно придать шероховатость для повышения экстракции света, например, с использованием фотоэлектрохимического травления или мелкомасштабного вдавливания, или шлифовки. В качестве альтернативы, придание шероховатости может включать в себя формирование призм или других оптических элементов на поверхности для повышенной экстракции света и повышенного контроля диаграммы направленности излучения.
После удаления подложки, слои 104 GaN с недоливком 120 скрайбируют и разделяют на отдельные СИД-элементы. Скрайбирование и разделение можно выполнять, используя, например, пилу, которая использует области 122 в недоливке 120 в качестве направляющих. В качестве альтернативы, можно использовать процесс лазерного скрайбирования. Перед разделением полупроводниковую пластину, содержащую СИД, приклеивают к растягиваемому листу пластмассы, а после полупроводниковой пластины отрывают вдоль линий скрайбирования, а лист растягивают для разделения кристаллов, тогда как кристаллы остаются приклеенными к растягиваемому листу. Автоматический манипулятор типа «взять-положить» затем снимает каждый кристалл 125 с листа и крепит кристалл 125 на подмонтажной опоре 130, как проиллюстрировано на Фиг.2D. Связующий металл, т.е. столбики 110 на кристаллах 125 СИД ультразвуковым или термоультразвуковым методом приваривают непосредственно к соответствующим связующим рисункам металлизации 132 на подмонтажной опоре 130, который может быть, например, золотым или изготовленным из другого подходящего материала. Подмонтажная опора 130 может быть создана из кремния или керамического изолятора. Если подмонтажной опорой 130 является кремний, рисунок металлизации на поверхности подмонтажной опоры может быть изолирован от кремния оксидным слоем, или могут быть реализованы различные схемы ионной имплантации, придающие функциональность, например, зенеровским диодам для защиты от электроразрядов. Если подмонтажная опора, вместо кремния, представляет собой керамику, рисунки металлизации могут быть сформированы непосредственно на керамических поверхностях.
Ультразвуковой преобразователь (термоультразвуковой взаимодиффузионный процесс, протекающий в металлическом контакте) можно использовать для приложения давления прижима к кристаллам 125, что приводит к усиленной вибрации кристаллов 125 относительно подмонтажной опоры 130, вследствие чего атомы из соприкасающихся связующих металлов взаимодействуют, создавая электрическую и механическую связь между кристаллом 125 и подмонтажной опорой 130. Также можно использовать и другие способы для создания межсоединения кристалл СИД - подмонтажная опора, например использование спаивающего слоя. В ходе процесса прикрепления кристалла, например, с помощью контакта Au-Au, температура подложки поддерживается при значении выше температуры стеклования Tg (например, 40-50°C), что заставляет материал недоливка находиться в упругом состоянии, для пластификации светоизлучающих диодов и соответствия материала им, и для предотвращения образования пустот. Впоследствии слою недоливка позволяют затвердеть приблизительно при температуре стеклования, например 200°C, в течение 1-2 часов в целях упрочнения. Подмонтажную опору 130 можно затем скрайбировать и разбивать на отдельные СИД 140, как проиллюстрировано на Фиг.2E.
В другом варианте воплощения, подложку 102 для роста кристаллов не удаляют до того, как полупроводниковая пластина не будет разделена на отдельные кристаллы и прикреплена к подмонтажной опоре 130, как проиллюстрировано на Фиг.5A, 5B и 5C. Как показано на Фиг.5A, сапфировую подложку 102 со слоями 104 СИД на основе GaN скрайбируют и разделяют на отдельные кристаллы 150. Скрайбирование и разделение можно осуществлять с использованием, например, пилы, с помощью которой прорезают сапфировую подложку 102, используя области 122 в недоливке 120 в качестве направляющих. Отдельные кристаллы 150 затем крепят к подмонтажной опоре 130, как описано выше. Сразу после прикрепления кристаллов 150 к подмонтажной опоре 130 сапфировую подложку 102 можно подвергать литографии, как описано выше и как проиллюстрировано на Фиг.5B. Подмонтажную опору 130 затем разбивают на отдельные кристаллы СИД 140, как проиллюстрировано на Фиг.5C.
В другом варианте воплощения, недоливок можно осаждать на подмонтажную опору вместо слоев GaN. Фиг.6A-6E представляют собой упрощенные поперечные разрезы, отображающие процесс крепления СИД на основе GaN к подмонтажной опоре путем покрытия недоливком.
Фиг.6A иллюстрирует часть подмонтажной опоры 202 со связующим рисунком 204 металлизации со столбиковыми 206 выводами. В качестве примера можно использовать кремниевую подмонтажную опору 202 с золотыми связующими рисунками 204 металлизации и золотыми столбиковыми 206 выводами. В качестве альтернативы можно, по желанию, использовать и другие материалы. Слой недоливка 210 осаждают поверх подмонтажной опоры 202, связующих рисунков металлизации 204 и столбиковых 206 выводов. Как обсуждалось выше, на слой 210 недоливка может быть нанесено изображение, например, с использованием трафаретной печати или сетчатой трафаретной печати таким образом, чтобы области, такие как область, где кристаллы СИД должны быть разделены, не содержали материала недоливка. Поскольку недоливок 210 наносят перед креплением СИД к подмонтажной опоре, в качестве недоливка 210 можно использовать любой подходящий материал, вне зависимости от характеристик потока, которые необходимы в случае использования традиционного недоливка. Например, в качестве слоя 210 недоливка можно использовать материалы на основе полимерного полиимида, которые обладают высокой температурой стеклования. Такие материалы будут способствовать тому, чтобы устройство выдерживало условия высокой температуры/высокого тока без деформаций тонких СИД. Материал недоливка должен обладать свойствами отверждения, характерными для B-стадии, чтобы он прилипал как к СИД, так и к опорным поверхностям полупроводниковой пластины. Более того, по желанию можно использовать неорганический диэлектрический материал. Как проиллюстрировано на Фиг.6B, обратную сторону слоя 210 недоливка полируют до тех пор, пока не обнажится металлическое соединение, т.е. столбиковые 206 выводы.
Подложку 230 для роста со слоем 232 СИД на основе GaN и контактами 234 разделяют на отдельные кристаллы 235 СИД, которые затем крепят на подмонтажной опоре 202 со слоем 210 недоливка, как проиллюстрировано на Фиг.6C. Контакты на кристаллах 234 СИД ультразвуковым или термоультразвуковым методом приваривают непосредственно к соответствующим связующим столбиковым 206 выводам на подмонтажной опоре 130, как описывалось выше. Сразу после закрепления удаляют подложку 230 для роста, например используя процесс лазерной литографии, что приводит к созданию проиллюстрированной структуры, показанной на Фиг.6D. Подмонтажную опору 202 затем разбивают на отдельные кристаллы 240 СИД, как проиллюстрировано на Фиг.6E.
Фиг.7A-7D иллюстрируют уровень полупроводниковой пластины, содержащей СИД со слоем недоливка с нанесенным рисунком, который крепят на подмонтажную опору в соответствии с другим вариантом воплощения.
Фиг.7A представляет собой упрощенный поперечный разрез частей полупроводниковой пластины, содержащей СИД 300 со слоем 310 недоливка с нанесенным шаблоном, а Фиг.7B представляет собой горизонтальную проекцию нижней поверхности уровня полупроводниковой пластины, содержащей СИД 300 вдоль линии AA, показанной на Фиг.7A. Уровень полупроводниковой пластины, содержащей СИД 300, включает в себя подложку 302 для роста, наряду со слоями 304 СИД и контактами 306. Слой 310 недоливка осаждают, например, с использованием трафаретной печати или с образованием изображения, которое обнажает контакты 306 на нижней поверхности слоев 304 СИД, и подвергают отверждению. Изображение на недоливке соответствует изображению на контактах 322, которые находятся на подмонтажной опоре 320, как видно на Фиг.7C, таким образом, что обнаженными остаются только те области, где должны быть прикреплены СИД.
Как проиллюстрировано на Фиг.7C и 7D, СИД 300 полупроводниковой пластины закреплены на полупроводниковой пластине, в свою очередь прикрепленной к подмонтажной опоре 320 с контактами 322. Светоизлучающие диоды 300 полупроводниковой пластины прикреплены к подмонтажной опоре 320, например, ультразвуковым или термоультразвуковым методом, соединяя контакты 306 на слоях 304 СИД с контактами 322 на подмонтажной опоре 320, как было описано выше. Подложку 302 для роста можно затем подвергать литографии, например, с использованием процесса лазерной литографии, а СИД можно разбивать на отдельные кристаллы.
Фиг.8A-8G иллюстрируют другой вариант воплощения, в котором отдельные кристаллы СИД прикреплены к подмонтажной опоре, на которой был осажден слой недоливка. Фиг.8A представляет собой упрощенный поперечный разрез части подмонтажной опоры 402 с контактами 404. Фиг.8B представляет собой вид сверху верхней поверхности подмонтажной опоры 402 вдоль линии BB, показанной на Фиг.8A. Как проиллюстрировано на Фиг.8C, слой 410 недоливка осаждают поверх подмонтажной опоры 402 и в частности наносят на него изображение, покрывающее контакты 404. Сразу после затвердевания слоя 410 недоливка слой 410 недоливка полируют до обнажения контактов 404, как проиллюстрировано на Фиг.8D и Фиг.8E, который иллюстрирует другой вид сверху подмонтажной опоры 402.
Кристаллы 420 СИД, каждый из которых включает в себя подложку 422 для роста, слои 424 СИД и контакты 426 на нижней поверхности слоев 424 СИД, затем по отдельности прикрепляют к подмонтажной опоре 402, как проиллюстрировано на Фиг.8F. Сразу после прикрепления подложку 422 для роста можно подвергать литографии, как проиллюстрировано на Фиг.8G, а подмонтажную опору 402 можно разделить на отдельные СИД-элементы, как было описано выше.
Хотя настоящее изобретение проиллюстрировано в связи с конкретными вариантами воплощения для образовательных целей, настоящее изобретение ими не ограничено. Различные адаптации и модификации изобретения могут быть осуществлены без отступления от объема изобретения. Поэтому сущность и объем прилагаемой формулы изобретения не должны быть ограничены вышеприведенным описанием.

Claims (14)

1. Способ изготовления структуры светоизлучающего диода (СИД), включающий в себя:
- формирование слоев СИД, включающих слой n-типа, активный слой и слой р-типа поверх подложки для роста;
- формирование металлических контактов на нижней поверхности слоев СИД, причем нижняя поверхность слоев СИД является поверхностью, противоположной поверхности подложки для роста;
- обеспечение подмонтажной опоры, имеющей металлические контакты на верхней поверхности;
- осаждение слоя недоливка на нижней поверхности слоев СИД;
- после осаждения слоя недоливка отделение подложки для роста от слоев СИД; и
- после удаления подложки для роста прикрепление слоев СИД к подмонтажной опоре с помощью металлических контактов на нижней поверхности слоев СИД, находящихся в контакте с металлическими контактами на верхней поверхности подмонтажной опоры, причем слой недоливка находится между нижней поверхностью слоев СИД и верхней поверхностью подмонтажной опоры.
2. Способ по п.1, дополнительно включающий в себя разделение слоев СИД на отдельные кристаллы перед прикреплением слоев СИД к подмонтажной опоре.
3. Способ по п.1, дополнительно включающий в себя разбиение слоев СИД, прикрепленных к подмонтажной опоре, с образованием множества отдельных элементов.
4. Способ по п.1, в котором осаждение слоя недоливка на нижнюю поверхность слоев СИД включает в себя осаждение слоя недоливка поверх металлических контактов на нижней поверхности слоев СИД и полировку обратной стороны слоя недоливка до тех пор, пока, по меньшей мере, часть металлических контактов на нижней поверхности слоев СИД не будет обнажена.
5. Способ по п.1, в котором слой недоливка содержит материал на основе полиимида.
6. Способ изготовления структуры светоизлучающего диода (СИД), включающий в себя:
- формирование слоев СИД, включая слой n-типа, активный слой и слой р-типа поверх подложки для роста;
- формирование металлических контактов на нижней поверхности слоев СИД, причем нижняя поверхность слоев СИД является поверхностью, противоположной поверхности подложки для роста;
- обеспечение подмонтажной опоры, имеющей металлические контакты на верхней поверхности;
- осаждение слоя недоливка с нанесенным изображением, по меньшей мере, на одну из поверхностей: нижнюю поверхность слоев СИД или верхнюю поверхность подмонтажной опоры, причем слой недоливка осаждают с использованием одного из методов: трафаретной печати или сетчатой трафаретной печати для создания изображения на слое недоливка;
- после осаждения слоя недоливка с нанесенным изображением прикрепление слоев СИД к подмонтажной опоре с помощью металлических контактов на нижней поверхности слоев СИД таким образом, чтобы они находились в контакте с металлическими контактами на верхней поверхности подмонтажной опоры, причем слой недоливка находится между нижней поверхностью слоев СИД и верхней поверхностью подмонтажной опоры; и
- удаление подложки для роста.
7. Способ по п.6, в котором слой недоливка осаждают на нижнюю поверхность слоев СИД, причем способ дополнительно включает в себя отделение подложки для роста от слоев СИД перед прикреплением слоев СИД к подмонтажной опоре.
8. Способ по п.6, в котором слой недоливка содержит материал на основе полиимида.
9. Способ изготовления структуры светоизлучающего диода (СИД), включающий в себя:
- формирование слоев СИД, включая слой n-типа, активный слой и слой р-типа поверх подложки для роста;
- формирование металлических контактов на нижней поверхности слоев СИД, причем нижняя поверхность слоев СИД является поверхностью, противоположной поверхности подложки для роста;
- обеспечение крепления, имеющего металлические контакты на верхней поверхности;
- осаждение слоя недоливка, по меньшей мере, на одну из поверхностей: нижнюю поверхность слоев СИД или верхнюю поверхность подмонтажной опоры, причем слой недоливка покрывает металлические контакты, соединенные, по меньшей мере, с одной из поверхностей: нижней поверхностью слоев СИД или с верхней поверхностью подмонтажной опоры;
- полировку обратной стороны слоя недоливка до тех пор, пока не обнажится, по меньшей мере, часть покрытых металлических контактов;
- прикрепление слоев СИД к подмонтажной опоре с помощью металлических контактов на нижней поверхности слоев СИД таким образом, чтобы они находились в контакте с металлическими контактами на верхней поверхности подмонтажной опоры, причем слой недоливка находится между нижней поверхностью слоев СИД и верхней поверхностью подмонтажной опоры; и
- удаление подложки для роста.
10. Способ по п.9, в котором слой недоливка осаждают на нижнюю поверхность слоев СИД, причем способ дополнительно включает в себя отделение подложки для роста от слоев СИД перед прикреплением слоев СИД к подмонтажной опоре.
11. Способ по п.9, дополнительно включающий в себя разделение слоев СИД на отдельные кристаллы перед прикреплением слоев СИД к подмонтажной опоре.
12. Способ по п.9, дополнительно включающий в себя разбиение слоев СИД, прикрепленных к подмонтажной опоре, с образованием множества отдельных элементов.
13. Способ по п.9, в котором осаждение слоя недоливка на нижнюю поверхность слоев СИД включает в себя нанесение изображения на слой недоливка на нижней поверхности слоев СИД.
14. Способ по п.13, в котором слой недоливка осаждают с использованием одного из методов: трафаретной печати или сетчатой трафаретной печати для создания изображения на слое недоливка.
RU2010104249/28A 2007-07-09 2008-07-03 Удаление подложки в ходе формирования сид RU2466480C2 (ru)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/775,059 2007-07-09
US11/775,059 US7867793B2 (en) 2007-07-09 2007-07-09 Substrate removal during LED formation

Publications (2)

Publication Number Publication Date
RU2010104249A RU2010104249A (ru) 2011-08-20
RU2466480C2 true RU2466480C2 (ru) 2012-11-10

Family

ID=39952224

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2010104249/28A RU2466480C2 (ru) 2007-07-09 2008-07-03 Удаление подложки в ходе формирования сид

Country Status (9)

Country Link
US (1) US7867793B2 (ru)
EP (1) EP2168178B1 (ru)
JP (1) JP5654344B2 (ru)
KR (1) KR101535168B1 (ru)
CN (1) CN101743648B (ru)
BR (1) BRPI0814501B1 (ru)
RU (1) RU2466480C2 (ru)
TW (1) TWI467796B (ru)
WO (1) WO2009007886A1 (ru)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008186959A (ja) * 2007-01-29 2008-08-14 Toyoda Gosei Co Ltd Ｉｉｉ−ｖ族半導体素子、およびその製造方法
JP4290745B2 (ja) * 2007-03-16 2009-07-08 豊田合成株式会社 Ｉｉｉ−ｖ族半導体素子の製造方法
US20090230409A1 (en) 2008-03-17 2009-09-17 Philips Lumileds Lighting Company, Llc Underfill process for flip-chip leds
JP4724222B2 (ja) 2008-12-12 2011-07-13 株式会社東芝 発光装置の製造方法
KR101601622B1 (ko) * 2009-10-13 2016-03-09 삼성전자주식회사 발광다이오드 소자, 발광 장치 및 발광다이오드 소자의 제조방법
CN102194985B (zh) * 2010-03-04 2013-11-06 展晶科技(深圳)有限公司 晶圆级封装之方法
JP5343040B2 (ja) * 2010-06-07 2013-11-13 株式会社東芝 半導体発光装置
KR20130136906A (ko) 2010-06-18 2013-12-13 글로 에이비 나노와이어 ｌｅｄ 구조와 이를 제조하기 위한 방법
JP2012094716A (ja) * 2010-10-27 2012-05-17 Asahi Kasei E-Materials Corp 接続構造体及びその製造方法
KR101591991B1 (ko) * 2010-12-02 2016-02-05 삼성전자주식회사 발광소자 패키지 및 그 제조 방법
US8350251B1 (en) 2011-09-26 2013-01-08 Glo Ab Nanowire sized opto-electronic structure and method for manufacturing the same
KR102031654B1 (ko) * 2012-05-23 2019-10-15 삼성디스플레이 주식회사 윈도우 구조물, 그 제조 방법, 윈도우 구조물을 포함하는 카메라가 탑재된 전자 장치 및 그 제조 방법
TW201403892A (zh) * 2012-07-10 2014-01-16 隆達電子股份有限公司 發光二極體的基板及使用該基板的固晶方法
JP2014179569A (ja) * 2013-03-15 2014-09-25 Nichia Chem Ind Ltd 発光装置およびその製造方法
JP6089507B2 (ja) * 2012-08-31 2017-03-08 日亜化学工業株式会社 発光装置およびその製造方法
US9548247B2 (en) 2013-07-22 2017-01-17 Infineon Technologies Austria Ag Methods for producing semiconductor devices
JP6519127B2 (ja) * 2014-09-19 2019-05-29 日亜化学工業株式会社 発光装置の製造方法
CN105489746B (zh) * 2014-09-19 2018-02-23 展晶科技(深圳)有限公司 发光芯片模组、发光二极管以及发光芯片模组的制造方法
CN106159058A (zh) * 2015-04-09 2016-11-23 江西省晶瑞光电有限公司 一种led封装结构及其制作方法
CN105244423B (zh) * 2015-10-30 2018-11-20 漳州立达信光电子科技有限公司 无衬底led芯片的封装方法及无衬底led芯片
US9721812B2 (en) * 2015-11-20 2017-08-01 International Business Machines Corporation Optical device with precoated underfill
US10461068B2 (en) * 2017-03-15 2019-10-29 The United States Of America As Represented By The Secretary Of The Air Force Highly integrated RF power and power conversion based on Ga2O3 technology
WO2018223391A1 (en) * 2017-06-09 2018-12-13 Goertek. Inc Micro-led array transfer method, manufacturing method and display device
US10490428B2 (en) * 2017-12-22 2019-11-26 Lumidleds LLC Method and system for dual stretching of wafers for isolated segmented chip scale packages
US10964867B2 (en) 2018-10-08 2021-03-30 Facebook Technologies, Llc Using underfill or flux to promote placing and parallel bonding of light emitting diodes
JP7257187B2 (ja) * 2019-03-05 2023-04-13 東レエンジニアリング株式会社 チップ転写板ならびにチップ転写方法、画像表示装置の製造方法および半導体装置の製造方法
US11404600B2 (en) 2019-06-11 2022-08-02 Meta Platforms Technologies, Llc Display device and its process for curing post-applied underfill material and bonding packaging contacts via pulsed lasers
US11374148B2 (en) 2019-06-11 2022-06-28 Facebook Technologies, Llc Dielectric-dielectric and metallization bonding via plasma activation and laser-induced heating
US11164844B2 (en) * 2019-09-12 2021-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Double etch stop layer to protect semiconductor device layers from wet chemical etch
CN116325945B (zh) * 2020-10-08 2026-02-06 壹泛尼提株式会社 基站装置、终端站装置、无线通信系统以及无线通信方法
CN113611786B (zh) * 2021-08-02 2022-09-27 东莞市中麒光电技术有限公司 剥离良率高且方便倒膜的led芯片巨量转移方法
TWI812015B (zh) * 2022-02-16 2023-08-11 友達光電股份有限公司 發光二極體顯示裝置及其製造方法
US20230261154A1 (en) * 2022-02-17 2023-08-17 Creeled, Inc. Light-emitting diode packages with selectively placed light-altering materials and related methods
CN115528161A (zh) * 2022-10-26 2022-12-27 上海天马微电子有限公司 显示面板的制作方法、显示面板及显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2142176C1 (ru) * 1997-06-10 1999-11-27 Карпович Нина Васильевна Источник света
RU2200358C1 (ru) * 2001-06-05 2003-03-10 Хан Владимир Александрович Полупроводниковый излучающий диод
WO2006091242A1 (en) * 2005-02-23 2006-08-31 Cree, Inc. SUBSTRATE REMOVAL PROCESS FOR HIGH LIGHT EXTRACTION LEDs

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5128746A (en) * 1990-09-27 1992-07-07 Motorola, Inc. Adhesive and encapsulant material with fluxing properties
US5376580A (en) * 1993-03-19 1994-12-27 Hewlett-Packard Company Wafer bonding of light emitting diode layers
US6399426B1 (en) * 1998-07-21 2002-06-04 Miguel Albert Capote Semiconductor flip-chip package and method for the fabrication thereof
US20030148024A1 (en) * 2001-10-05 2003-08-07 Kodas Toivo T. Low viscosity precursor compositons and methods for the depositon of conductive electronic features
US6352881B1 (en) * 1999-07-22 2002-03-05 National Semiconductor Corporation Method and apparatus for forming an underfill adhesive layer
US6245595B1 (en) * 1999-07-22 2001-06-12 National Semiconductor Corporation Techniques for wafer level molding of underfill encapsulant
US6514782B1 (en) 1999-12-22 2003-02-04 Lumileds Lighting, U.S., Llc Method of making a III-nitride light-emitting device with increased light generating capability
JP3906653B2 (ja) * 2000-07-18 2007-04-18 ソニー株式会社 画像表示装置及びその製造方法
JP3589187B2 (ja) * 2000-07-31 2004-11-17 日亜化学工業株式会社 発光装置の形成方法
WO2002033750A1 (en) * 2000-10-17 2002-04-25 3M Innovative Properties Company Solvent assisted burnishing of pre-underfilled solder-bumped wafers for flipchip bonding
JP2002271014A (ja) 2001-03-09 2002-09-20 Hitachi Kokusai Electric Inc 電子部品の実装方法
TW504811B (en) * 2001-10-12 2002-10-01 Advanced Semiconductor Eng Flip-chip packaging structure and the forming method
US6869832B2 (en) * 2003-02-07 2005-03-22 Lockheed Martin Corporation Method for planarizing bumped die
KR100520080B1 (ko) * 2003-07-18 2005-10-12 삼성전자주식회사 반도체칩 표면실장방법
US7019330B2 (en) * 2003-08-28 2006-03-28 Lumileds Lighting U.S., Llc Resonant cavity light emitting device
JP4438492B2 (ja) * 2003-09-11 2010-03-24 日亜化学工業株式会社 半導体装置およびその製造方法
WO2005062905A2 (en) 2003-12-24 2005-07-14 Gelcore Llc Laser lift-off of sapphire from a nitride flip-chip
US20050161779A1 (en) * 2004-01-26 2005-07-28 Hui Peng Flip chip assemblies and lamps of high power GaN LEDs, wafer level flip chip package process, and method of fabricating the same
US6943061B1 (en) * 2004-04-12 2005-09-13 Ns Electronics Bangkok (1993) Ltd. Method of fabricating semiconductor chip package using screen printing of epoxy on wafer
JP2006100787A (ja) * 2004-08-31 2006-04-13 Toyoda Gosei Co Ltd 発光装置および発光素子
US7256483B2 (en) 2004-10-28 2007-08-14 Philips Lumileds Lighting Company, Llc Package-integrated thin film LED
US7736945B2 (en) * 2005-06-09 2010-06-15 Philips Lumileds Lighting Company, Llc LED assembly having maximum metal support for laser lift-off of growth substrate
US7754507B2 (en) 2005-06-09 2010-07-13 Philips Lumileds Lighting Company, Llc Method of removing the growth substrate of a semiconductor light emitting device
US20100181584A1 (en) 2005-07-11 2010-07-22 Xiang Gao Laser lift-off with improved light extraction
US8174025B2 (en) 2006-06-09 2012-05-08 Philips Lumileds Lighting Company, Llc Semiconductor light emitting device including porous layer
US9111950B2 (en) * 2006-09-28 2015-08-18 Philips Lumileds Lighting Company, Llc Process for preparing a semiconductor structure for mounting

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2142176C1 (ru) * 1997-06-10 1999-11-27 Карпович Нина Васильевна Источник света
RU2200358C1 (ru) * 2001-06-05 2003-03-10 Хан Владимир Александрович Полупроводниковый излучающий диод
WO2006091242A1 (en) * 2005-02-23 2006-08-31 Cree, Inc. SUBSTRATE REMOVAL PROCESS FOR HIGH LIGHT EXTRACTION LEDs

Also Published As

Publication number Publication date
BRPI0814501B1 (pt) 2018-12-11
TW200924237A (en) 2009-06-01
BRPI0814501A2 (pt) 2015-02-03
WO2009007886A1 (en) 2009-01-15
EP2168178B1 (en) 2019-03-20
CN101743648A (zh) 2010-06-16
RU2010104249A (ru) 2011-08-20
US7867793B2 (en) 2011-01-11
JP2010533374A (ja) 2010-10-21
TWI467796B (zh) 2015-01-01
JP5654344B2 (ja) 2015-01-14
CN101743648B (zh) 2013-02-06
US20090017566A1 (en) 2009-01-15
KR101535168B1 (ko) 2015-07-09
EP2168178A1 (en) 2010-03-31
KR20100047255A (ko) 2010-05-07

Similar Documents

Publication Publication Date Title
US7867793B2 (en) Substrate removal during LED formation
US7736945B2 (en) LED assembly having maximum metal support for laser lift-off of growth substrate
US10475778B2 (en) Optoelectronic component and method for producing an optoelectronic component
JP5513707B2 (ja) 半導体発光デバイスの相互接続
US9224932B2 (en) Wafer level photonic device die structure and method of making the same
US10170675B2 (en) P—N separation metal fill for flip chip LEDs
CN101681964A (zh) 用于制造光电子器件的方法以及光电子器件
TW200937682A (en) Robust LED structure for substrate lift-off
US20110084301A1 (en) Package-integrated thin film led
CN101233624B (zh) 交流发光器件
US20120068218A1 (en) Thermally efficient packaging for a photonic device
CN1971952A (zh) 大功率led芯片倒焊装方法

Legal Events

Date Code Title Description
PD4A Correction of name of patent owner
PC41 Official registration of the transfer of exclusive right

Effective date: 20190823

PD4A Correction of name of patent owner