RU95106964A - Устройство для приема телеграфных сигналов - Google Patents

Abstract

Изобретение относится к радиосвязи и может использоваться для приема телеграфных сигналов и для повышения надежности системы тактовой синхронизации. Задача изобретения - повышение помехоустойчивости приема синхронизирующих последовательностей телеграфных сообщений, например ЦИВ. Для этого в устройство для приема телеграфных сигналов, содержащее последовательно соединенные демодулятор, интегратор, а также формирователь уровня, выход которого является выходом устройства, а вход демодулятора является входом устройства, введены последовательно соединенные N элементов задержки, где N может, принимать значения от одного и больше, последовательно соединенные чередующиеся вычитатели и сумматоры, общим числом, равным числу элементов задержки, а также введены коммутатор и переключающее устройство, вход которого соединен с выходом устройства, а выход - с управляющим входом коммутатора, при этом выход интегратора соединен параллельно с первым входом коммутатора, с входом первого элемента задержки и первым входом первого вычитателя, а выходы элементов задержки по порядку соединены с вторыми входами по порядку вычитателей и сумматоров, причем выход последнего по порядку вычитателя или сумматора соединен с вторым входом коммутатора, выход которого соединен с входом формирователя уровня.

Claims (1)

1. Изобретение относится к радиосвязи и может использоваться для приема телеграфных сигналов и для повышения надежности системы тактовой синхронизации. Задача изобретения - повышение помехоустойчивости приема синхронизирующих последовательностей телеграфных сообщений, например ЦИВ. Для этого в устройство для приема телеграфных сигналов, содержащее последовательно соединенные демодулятор, интегратор, а также формирователь уровня, выход которого является выходом устройства, а вход демодулятора является входом устройства, введены последовательно соединенные N элементов задержки, где N может, принимать значения от одного и больше, последовательно соединенные чередующиеся вычитатели и сумматоры, общим числом, равным числу элементов задержки, а также введены коммутатор и переключающее устройство, вход которого соединен с выходом устройства, а выход - с управляющим входом коммутатора, при этом выход интегратора соединен параллельно с первым входом коммутатора, с входом первого элемента задержки и первым входом первого вычитателя, а выходы элементов задержки по порядку соединены с вторыми входами по порядку вычитателей и сумматоров, причем выход последнего по порядку вычитателя или сумматора соединен с вторым входом коммутатора, выход которого соединен с входом формирователя уровня.