SE430740B - Anordning for synkronisering av overforing av information pa en enkelriktad buss - Google Patents

Description

lÜ 15 'zu 25 30 8202577-6 slutdel kan förläggas i parallella ledare i samma kabel. Bussens mellandel, vilken sträcker sig fran den sist anslutna sändaren till den först anslutna mottagaren, är sa dimensionerad att fördröjningen-genom bussen vid informa- tionsöverföring fran sändaren till mottagaren i en och samma modul, enligt nedanstående exempel blir minst en tidlucka eller mer. Fördröjningen kan även-i vissa fall understiga en tidlucka. Genom att synkroniseringspulsen och data- informationen gar samma väg, synkrohiseras var och en av slavmodulerna till att inta ett-relativt fasläge som motsvarar dess position pabussen. Därigenom klockas data ut i samma lokala klockfas oavsett sändarmodul, och klockas in i nästa lokala-klockfas oavsett mottagarmodul. Fördröjningen genom bussen med en tidlucka gör att samma klockoscillator kan utnyttjas både för sändare och mottagare i en modul. Bussens anordning och dimensionering gör det möjligt att störningsfritt överföra en första information mellan ett godtyckligt valt modul-_ par samt en andra information mellan ett andra godtyckligt valt modulpar under användning av tva intill varandra liggande tidluckor, och så vidare tills alla tidluckor är belagda.

Fördelarna med anordningen enligt uppfinningen gentemot kända anordningar är: Bättre kapacitetsutnyttjning av bussen erhålls genom utformningen av bussen och synkroniseringsförfarandet.

Ingen omklockningsenhet på bussens mellandel nödvändig. Sändar- och mot- tagarklockan är densamma för respektive modul oavsett om modulen är master ellerslave, dvs master och slave är lika, därvid uppnås enhetlig maskinvara.

FIGURBESKRIVNING Anordningen enligt uppfinningen beskrivs närmare med hjälp av ett utförings- exempel under hänvisning till bifogad ritning i vilken * Figur l utgör ett förenklat blockschema över anordningen enligt uppfinningen Figur 2 utgör ett blockschema över den i respektive modul ingående sändar- mottagarutrustningen samt Figur 3 som är ett tidsdiagram som visar hur datainformationen och synkroni- seringspulserna uppträder tidsmässigt vid överföring mellan sändare och mot- tagare genom bussen. lÛ l_5 20 25 3D _ 8202577-6 FöREoRAoEN UTFURINGSFORM Bussen är, som nämnts, uppdelad itre delar, en första deIBI-ansluten till modulernas sändarutgangar, en andra del bestaende' av en mittende1B2 och en tredje del som utgör' bussens slutdelB3 och är ansluten till modulernas mottagaringangar.

Bussen är lämpad för hög överföringshastighet, exempelvis 8 MHz bussklock- ningsfrekvens. Om fördröjningen väljs till en tidlucka blir den förhållandevis kort 125 nS, i förhållande till en hel ram.

Som omnämnts tidigare fastläggs en bestämd fördröjningstid exempelvis mot- svarande en tidlucka mellan sändare och mottagare i samma modul. Samma fördröjningstid gäller vid godtycklig överföring, dvs oavsett vilken modul som är sändare och vilken modul som är mottagare, genom att en fran mastermodulen utsänd synkroniseringspuls överförs parallellt med datasignalerna fran respek- tive sändarmodul. Nämnda fördröjningstid bestäms av. bussens olika delar Bl, B2, B3. Bussdelarna Bl och BB utgörs av parallella ledningar i samma kabel, och ger en fast fördröjningstid beroende pa antalet bestyckningar, dvs hur manga moduler omfattande bade sändare och mottagare som är anslutna till bussen.

Eftersom antalet bestyckningar kan variera och_ därmed den fasta delen av fördröjningstiden, sa är bussens mittendel B2 variabel och justeras till sin längd sa att den önskade sammanlagda tidsfördröjningen pa minst en tidlucka- alltid uppnas oberoende av den fasta fördröjningen i bussdelarna Bl och 53. Även kabellängden fran sändare till buss respektive fran buss till mottagare är förutbestämd. Bussen kan utgöras av en kabelbuss med kabelkontakter som anslutningsdon.

Som framgår av figur 1 är ett antal moduler A-N, var och en innehållande en sändareS och en mottagare R, anslutna till en gemensam buss. Bussen är indelad i tre delar, en första del Bl, som utgör bussens början, till vilken samtliga sändare S är anslutna, en andra del BZ utgörande bussens mittendel och en tredje del 83, bussens slutdel, till vilken samtliga mottagare R är anslutna.

Sändarna är anslutna till bussen i bestämd ordning och mottagarna är anslutna till bussen i samma ordning. 10 15 ZÛ 25 30 820-25717-6 För att uppna ändamålet med uppfinningen nämligen att åstadkomma ett synkroniseringsförfarande som medger utväxling avinformation mellan god- tyckliga sändare och mottagare i intilliggande tidluckor utan tidsglapp, omfat- tar anordningen enligt uppfinningen förutom nämnda bussarrangemang även utrustning i nämnda moduler A-N.

Som framgar av figur 2 innehåller varje modul AW-N ett tidluckeminne TM av typ INTEL 2148 i vilket data fran respektive till bussen inläses och utlâses under styrning av signaler fran en kontinuerligt stegande tidluckeräknare TSC av typ 74LSl61 respektive ett styrminne CM av typ INTEL 2148. Tidlucke- - räknaren styrs av en till modulen hörande, för sändare och mottagare gemen- sam, lokal klockoscillator CL av typ MOTOROLA MC 4024, som även alstrar synkroniseringspulser FS till bussen och dessutom övriga interna~.styrsignaler.

Styrminnet CM är pa känt sätt styrt av en pa figuren ej visad mikropro- cessor CP av typ MOTOROLA 6801.

Vid sändning till bussen avger styrminnet CM, vid klockning fran tidluckeräk» naren, adresser till tidluckeminnet TM sa att data kan växla tidlucka i tidmulti- plexsystemet. Adressen pekar ut den cell i minnet TM fran vilken data skall utläsas under den aktuella tidluckan. Datautgangarna fran minnet är anslut- na till ingangarna pa en hallkrets Ll i form av en D-vippa av typ 74LS373, i vilken data lagras för Utmatning i rätt tidsögonblick till ingangarna pa en bussändare BS av typ AMD 26LS3l. Utmatning av data fran hallkretsen Ll sker under styrning av en via tidluckeräknaren TSC kontinuerligt utmatad intern klocksignal CS. Fran styrminnet CM utmatas en signal TE (time slot enable) via hallkretsen till en ingang pa bussändaren och styr därvid utmatning av synkroni- seringspuls och data från bussändaren BS till bussen. Oscillatorn CL levererar via tidluckeräknaren TSC synkroniseringspuls till bussen en gang per ram för att synkronisera tidluckorna. Ramsynkroniseringspulsen FS överförs i tidluck- a 0 (noll) till ena ingången pa- en OCH-krets 01, vars andra ingang erhåller den kontinuerligt utsända interna klocksignalen fran en utgang pa tidluckeräk- naren TSC, samma signal som styr utmatningen av data fran hallkretsen Ll.

OCH-kretsen aktiveras en gang varje ram och avger därvid synkroniserings- pulsen till bussändaren. Det är endast den modul som är utsedd till master som levererar synkroniseringspulser till bussen. Mottagning av data och synkroni- seringspulser från bussen till modulen sker kontinuerligt i en bussmottagare BR lÜ 15 20 25 30 8202577 '-6 u av typ AMD 26LS32,~som pa sina utgångar avger data till ingangarna pa en ytterligare hallkrets LZ en D-vippa av_ typ 74LS373. Informationen klockas in i hallkretsen under styrning av den interna klooksignalen CS som är samma signal som klockar ut data mot bussen, men eftersom informationen är fördröjd genom bussen med en tidlucka, sa är den interna klocksignalen i detta fall inverterad genom en inverteringskrets I, samma grundklocksignal st-yr således bade ut- och inklockning av data till respektive fran bussen. Fasförhallandet mellan klocksig- nalerna är beroende av fördröjningens storlek genom bussen. Hallkretsen L2 har utgångar anslutna till ingångar pa tidluckeminnet TM. Da informationen i hallkretsen skall matas in i tidluckeminnet TM styrs detta av en signal DS (Data Select) fràn styrminnet CM till hallkretsen L2, varvid klocksignalerna fran tidluckeräknaren TSC tjänstgör som pekare för inskrivning pa rätt adress i minnet.

Fran' en utgang pa bussmottagaren BR uttages den genom bussen överförda ramsynkroniseringspulsen och tillförs en första ingang pa en fasjämförare PC av typ MCllülilz. Till en andra ingang pa fasjämföraren tillförs den av lokaloscilla- torn CL alstrade, genom tidluckeräknaren uttagna ramsynkroniseringspulsen FS. l fasjämföraren PC görs således pa känt sätt en jämförelse mellan fasläget hos den lokalt alstrade synkroniseringspulsen och den .genom bussen överförda synkroniseringspulsen. Jämförelseresultatet är en spänning U som utnyttjas till att sty-ra frekvensen hos klockosoillatorn CL sa att denna alltid är stabil.

Klockfrekvensen ökar respektive minskar i beroende av hur det inbördes' fasläget hos de bada signalerna varierar, och därmed den resulterande spänning- en U.

Figur 3 är ett tidsdiagram som visar hur en modul A sänder i en tidluoka och tar emot sin egen information i mottagaren en tidlucka senare. För att kunna klocka av den mottagna informationen mitt i datapulsen bör, som tidigare nämnts, den inverterade såndklocksignalen användas.

Figuren Vvisar även hur ramsynkroniseringspulsen FS förflyttar sig tidsmässigt fran sändaren i en mastermodul B, genom bussen till mottagarna A-, B och C. eszozsvv-6 lÛ Som visas i figur 2 tar slavmottagare A emot denna ramsynkroniseringspuls och gör en fasjämförelse mot sin egen lokala klocka. Är ej fasläget korrekt styrs fasen sa att synkroniseringspulsen kommer mitt i den egna tidluckan 0 (noll)._ Som ytterligare framgår av figur 3 är de relativa faslägena hela tiden desamma.

F ördröjningen är som synes en tidlucka. Tidpunkten när informationen skall börja sändas respektive mottages i de olika modulerna är beroende av sändarnas och mottagarnas position pà bussen. Eftersom alla mottagarna ligger efter sändarna i fördröjningshänseende, är det således möjligt att påbörja sändning i en tidlucka innan utsänd information fran föregående tidlucka mottagits. Detta är en fördel som exempelvis inte är möjlig att uppnå i en ringbuss.

Claims (1)

10 15 zo 25 30 820^2577*6 PATENTKRAV 1 Anordning för synkronisering i ett teiekommunikationssystem av tidmulti- plextyp'i vilket information överförs i tilldelade tidluckor, vid enkelriktad dataöverföring mellan ett antal lika sändar/mottagarmoduler (A-N) anslutna till en gemensam buss, för att möjliggöra sändning över bussen fran godtyckliga sändare (S) till godtyckliga mottagare (R) i intilliggande tidluckor utanïtids- skillnad mellan sändningsförloppen i respektive tidlucka, k ä n n e t e c k n a cl därav att nämnda buss är indelad i ett antal delar, en första del (Bl) till vilken nämnda sändare (S) är anslutna i en bestämd ordning, och att avståndet mellan sändar- utgang och bussingang är förutbestämt sa att en fast tidsfördröjning erhlalls som är lika för varje modul, och att den sammanlagda fasta fördröjningen genom nämnda första bussdel (Bl) är beroende av antalet anslutna moduler (A-N), en busslutdel (B3) till vilken nämnda mottagare (R) är anslutna i samma ordning som sändarna, och 'att avståndet mellan bussutgang och mottagaringang är förutbestämt sa att en fast fördröjning erhalls som är lika för varje modul, och att den sammanlagda fasta fördröjningen genom nämnda busslutdel(B3) .är beroende av antalet anslutna moduler (A-N), en till sin längd variabel bussmellandel (BZ), vilken sträcker sig fran den sist anslutna sändaren (S) till den först anslutna mottagaren'(R), varvid längden pa nämnda bussmellandel är anpassad för att i förhållande till storleken pa de nämnda fasta fördröjningarna ge en valbar, förutbestämd total tidsfördröjning mellan sändare och mottagare i samma modul, och att var och en av nämnda moduler (A-N) innehåller en för den egna sändaren och mottagaren gemensam klocksignalenhet (CL) som förutom interna klocksignaler (CS) varje gang modulen är utsedd till master, avger en ramsyn- kroniseringspuls (FS) en gang per ram till ingangen pa nämnda buss genom en bussändare (BS), och att nämnda ramsynkroniseringspuls (FS) för synkronisering av övriga slavmoduler, utsänds parallellt med datainformationen fran respektive sändare, och att ett tidluckeminne (TM) lagrar data som skrivs in och läses ut fran respektive till bussen under styrning av signaler fran ett till minnets (TM) adressingangar anslutet styrminne (CM) och av klocksignaler via en tidluckeräk- nare(TSC), varvid datainformationen utläses till bussen via en första hall- krets (Ll) och bussändaren (BS), och att data skrivs in fran bussen till min- net (TM) genom en bussmottagare (BR) och en andra hallkrets (LZ) vilken 35 8202577-6 i utläsning respektive inskrivning styrs av signaler fràn den gemensamma klock- an (CL).- 2 Anordning enligt patentkrav 1, k ä'n n e t e c k n a d därav att nämnda styrsignáler frän klocksignalenheten (CL) för utläsning och inskrivning av infor- mation till respektive från bussen, utgörs av klocksignaler ur samma grundi . klocksignal, i ett bestämt fasförhàllande till varandra.

3. Anordning enligt patentkrav 1, k ä n n e t e c k n a d därav att nämnda första bussdel (Bl) och nämnda tredje bussdel (83) är anordnade pa parallella ' ledningar i samma kabel. ll Anordning enligt patentkrav 1, k ä n n e t e c k n a d därav att en fasjäm- förare (PC) mottager ramsynkroniseringssignalen från bussen och jämför den med den lokalt alstrade ramsynkroniseringspulsen, varvid skillnaden anges i en. 'spänning (U) som korrigerar fasläget hos oscillatorn (CL).