SE512259C2 - Halvledaranordning bestående av dopad kiselkarbid vilken innefattar en pn-övergång som uppvisar åtminstone en ihålig defekt och förfarande för dess framställning - Google Patents

Halvledaranordning bestående av dopad kiselkarbid vilken innefattar en pn-övergång som uppvisar åtminstone en ihålig defekt och förfarande för dess framställning

Info

Publication number
SE512259C2
SE512259C2 SE9800960A SE9800960A SE512259C2 SE 512259 C2 SE512259 C2 SE 512259C2 SE 9800960 A SE9800960 A SE 9800960A SE 9800960 A SE9800960 A SE 9800960A SE 512259 C2 SE512259 C2 SE 512259C2
Authority
SE
Sweden
Prior art keywords
layer
defect
junction
hollow
conduction type
Prior art date
Application number
SE9800960A
Other languages
English (en)
Other versions
SE9800960L (sv
SE9800960D0 (sv
Inventor
Andrei Konstantinov
Original Assignee
Abb Research Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Abb Research Ltd filed Critical Abb Research Ltd
Priority to SE9800960A priority Critical patent/SE512259C2/sv
Publication of SE9800960D0 publication Critical patent/SE9800960D0/sv
Priority to US09/055,281 priority patent/US6100111A/en
Publication of SE9800960L publication Critical patent/SE9800960L/sv
Publication of SE512259C2 publication Critical patent/SE512259C2/sv

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/64Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66Vertical DMOS [VDMOS] FETs
    • H10D30/665Vertical DMOS [VDMOS] FETs having edge termination structures
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01Manufacture or treatment
    • H10D12/031Manufacture or treatment of IGBTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01Manufacture or treatment
    • H10D12/031Manufacture or treatment of IGBTs
    • H10D12/032Manufacture or treatment of IGBTs of vertical IGBTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/01Manufacture or treatment
    • H10D30/021Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/64Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66Vertical DMOS [VDMOS] FETs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325Silicon carbide
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00Diodes
    • H10D8/01Manufacture or treatment
    • H10D8/043Manufacture or treatment of planar diodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00Diodes
    • H10D8/01Manufacture or treatment
    • H10D8/051Manufacture or treatment of Schottky diodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00Diodes
    • H10D8/411PN diodes having planar bodies
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/141VDMOS having built-in components
    • H10D84/146VDMOS having built-in components the built-in components being Schottky barrier diodes

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)

Description

20 25 30 35 _ " 512 259 "fi 2 Detta är speciellt sant för anordningar avsedda för användning i högeffekt- och högspänningsapplikationer. SiC-anordningsti|l- verkning har vanligtvis ett SiC-substrat som startmaterial. För SiC-anordningar som skall vara kommersiellt intressanta för stor- skaleproduktion måste substraten produceras till en låg kostnad.
Substrat skärs vanligtvis från ett enkristallblock. Det finns några få alternativa förfaranden för att odla enkristallblock såsom beskrivet av V.F. Tsvetkov m.fl. i "Recent_ progress in SiC crystal i growth", Inst. Phys. Conf.Ser.Nr 142: Kapitel 1, men den enda tekniken för storskaleproduktion av SiC-substrat som visat sig lovande till idag är odling genom sådd sublimering. En nackdel med denna teknik är emellertid att blocken och således även substraten innehåller ihåliga genomträngande defekter, vilka det vanligtvis hänvisas till som mikrorör. Dessa defekter förorsakas genom ett antal mekanismer och är i själva verket hål med liten diameter, vilka kan sträcka sig hela vägen igenom blocket i od- lingsriktningen. Typiskt sett är diametern hos hålen 0,1-5 um.
Mikrorören ärvs till ytterligare skikt epitaxiellt odlade på ett sub- strat som innehåller mikrorör. Mikrorören är således skadliga för _ högspänningsanordningar, såsom initiellt beskrivits genom P.G.
Neudeck m.fl. "Performance limiting micropipe defects in silicon carbide wafers", IEEE Electron Device Lett. 15,63 (1994). För- utom ihåligheten uppvisar även SiC-block odlade genom sådd sublimering ett antal andra typer av defekter, såsom fellokalise- rings- och staplingsfel.
Högeffektanordningar utformas normalt som vertikala anord- ningar med strömtransport huvudsakligen vinkelrätt mot sub- stratytan för att erhålla en stor area genom vilken ledningstill- ståndsströmmen passerar. En given designström ger en minimiarea för strömtransporten. Mikrorören kan inte vara närvarande inom anordningen, eftersom de kommer att i hög grad reducera den maximala backspänningen över anordningen.
Således behövs en stor area fri från mikrorör för att göra substratet lämpligt för en anordning kapabel att hantera höga strömmar. Substrat enligt teknikens ståndpunkt uppvisar en mikrorörstäthet av mellan 1 och 200 per cmz, vilket begränsar 10 15 20 25 30 35 s~ ' 512 259 'f 3 den maximala arean tillgänglig för en anordning. Komponenter som kräver en högre ström än som är möjlig med en enda SiC- anordning måste lita på ett antal anordningar anordnade parallellt med varandra. Eftersom de enskilda anordningarna inte är identiska med varandra måste man vara noga vid utformandet av komponenter för att undvika genombrott hos en enda anordning inom komponenten under drift. Dessutom gör ökandet av antalet anordningar inom en komponent packningen till en utmaning.
Det finns några andra typer av kristalldefekter utom mikrorör, till exempel fellokaliseringar och staplingsfel. Emellertid har dessa typer av defekter inte visat sig märkbart påverka funktionen hos en högspänningsanordning. Mikrorör kan i princip påträffas på SiC-substrat genom inspektion i ett faskontrast-optiskt mikroskop "T.Kato, M.Ohato, M.Razeghi och T.Okudo, IOP Conf. Proc. 142, sid 417-420 (1996)". Andra tekniker som används för detektering av mikrorör inkluderar röntgenstrålningstopografi.
I den japanska patentansökningen 7-175045 beskrivs ett förfa- rande om hur läckströmmen i en pn-övergång reduceras. Förfa- randet baseras på värmeoxidering av innerväggen hos mikrorö- ret. Emellertid eliminerar detta förfarande inte problemet för högeffektanordningar utformade att blockera spänningar nära den teoretiska gränsen för SiC. Om ett hål fortfarande är närva- rande efter oxideringen av innerväggarna hos mikroröret kommer detta dessutom att minska den maximala backspännningen som anordningen kan blockera.
BESKRIVNING AV UPPFINNINGEN Uppfinningen siktar på att lösa problemet med mikrorör genom uteslutande av dem från anordningens högfältregion. Således blir det möjligt att använda en större del av ytan hos substrat som uppvisar ihåliga defekter, vanligtvis kända som mikrorör. 10 15 20 25 30 35 r ' 512 259 4.
Teknikens ståndpunkt för SiC-substrat som har odlats genom sådd sublimeringsodling uppvisar mikrorör. Epitaxiella skikt od- lade på ett substrat som uppvisar mikrorör kommer att ärva mikrorören. För närvarande tillverkas SiC-anordningar med stor- leken hos anordningarna inte avsevärt överskridande avståndet mellan mikrorören. Således tillförsäkras ett rimligt utbyte av mikrorörsfria anordningar. Enligt föreliggande uppfinning modifi- eras konfigurationen hos effektanordningen så att mikrorören utesluts från anordningens högfältregion. Således kan storleken hos anordningen väljas avsevärt större än medelavståndet mellan mikrorören. Dessutom uppnås ett högt utbvte av anordningar med nära teoretisk genombrottsspänning. Det elektriska fältet utanför högfältregionen är väsentligt lägre än inom högfältregio- nen. För en högspänningsanordning för hög effekt innefattar högfältregionen en aktiv region och en termineringsregion. Den aktiva regionen måste tillförsäkra en låg resistans under led- ningsförhållandena och därför inkluderar den metallkontakter och/eller skikt med låg resistivitetsbarriärskikt. Högfältanord- ningsregionen är emellertid något större än den aktiva regionen - på grund av den laterala utsträckningen hos det elektriska fältet _ under anordningens fråntillstånd. Ändamålet med termine- ringsregionen är att begränsa utsträckningen av högfältregionen.
Mikrorören kan detekteras i ett ordinärt optiskt långfältmikroskop genom användande av polariserat ljus vid överföringen och under användande av ett polariseringsfilter i den vinkelräta riktningen i detekteringsoptiken. Det finns även ett antal andra förfaranden som kan användas, såsom exempelvis röntgentopografi.
För att exkludera regionerna intill mikrorören från högfältregio- nerna bearbetas anordningen på sådant sätt att de lågresistiva skikten eller metallkontakterna utesluts från toppen av kristallen nära mikrorören. En viss utvald typ av övergångsterminering ap- pliceras för att eliminera eller undertrycka koncentrationen av elektriskt fält vid kanterna hos lågresistivitetsregionerna vid den övre delen av kristallen. 10 15 20 25 30 35 40 b* ' 512 259 5 Ett antal övergångstermineringstekniker är kända för kiselanord~ ningar, såsom bildande av zonplattor och flytande ringar som omger anordningen "Modern power devices, B.Jayant Baliga, Ka- pitel 3, John Wiley & Sons Inc., New York 1987". En del av tekni- kerna använda för kiselanordningar har använts även för kisel- karbidanordningar medan en del andra tekniker är specifika för SiC-anordningar. Företrädesvis appliceras samma typ av över- gångstermineringsteknik på regionerna som omger mikrorören som den använd för att terminera periferin av anordningen, ef- tersom detta intekräver några tillkommande processteg.
Tekniker för bildande av en JTE i en SiC-anordning har beskrivits i PCT-ansökningen SE96/01073. Tekniken hur man bildar en plan övergångstermineringsutsträckning har beskrivits i US-patentan- sökning 683 059 (Bakowski m.fl.).
KORT BESKRIVNING AV RITNINGARNA Fig 1 visar en anordning enligt tidigare teknik.
Fig 2 visar en anordning som har tillverkats enligt föreliggande uppfinning, så att mikrorör utesluts från anordningens högfältre- gion.
Fig 3 visar ett schematiskt tvärsnitt av anordningen i fig 2.
Fig 4 visar ett detaljerat tvärsnitt av en region kring ett mikrorör, där mikroröret utesluts från högfältregionen hos anordningen genom en termineringsregion enligt ett utförande av föreliggande uppfinning.
Fig 5 visar ett tvärsnitt av en region kring ett mikrorör, där mik- roröret är uteslutet från högfältregionen hos anordningen med hjälp av en termineringsreigon enligt ett alternativt utförande av föreliggande uppfinning.
Fig 6 visar ett tvärsnitt av en Schottky-diod som uppvisar ett mikrorör, där mikroröret har uteslutits från anordningens hög- fältregion. 10 15 20 25 30 35 i* 512 259 6 Fig 7 visar ett tvärsnitt av en anordning innefattande en MOSFET, som även uppvisar ett mikrorör som har uteslutits från anordningens högfältregion med hjälp av en termineringsregion kring mikroröret.
Fig 8 visar en tvärsnittsvy av en anordning innefattande MOSFET-ar som även uppvisar ett mikrorör som har uteslutits från anordningens högfältregion med hjälp av en mikroröret om- ' givande termineringsregion.
Fig 9 visar ett schematiskt tvärsnitt av anordningen i fig 8.
BESKRIVNING AV UTFÖRANDEN Uppfinningen kommer att beskrivas i ett antal utföranden under hänvisning till ritningarna. Ritningarna är inte uppritade i skala och en del dimensioner är således kraftigt överdrivna för att mera tydligt visa den principiella uppbyggnaden av anordning- arna.
Enligt föreliggande uppfinning är ett SiC-substrat startmaterial för att framställa en SiC-halvledaranordning innefattande en pn-__ övergång. Substratet uppvisar ihåliga defekter eller håldefekter, som är mera vanligt kända som mikrorör (mircropipes).
Fig 1 illustrerar en SiC-anordnlng 1 enligt tidigare teknik inne- fattande en pn-övergång, där anordningen uppvisar mikrorör 2. ~ Anordningen har ett första lågt n-dopat SiC-skikt 3. Ovanpå det lågdopade n-typ-skiktet är ett andra högt p-dopat SiC-skikt 4 epitaxiellt odlat. Det första skiktet har odlats epitaxiellt ovanpå ett tredje n-dopat SiC-skikt 5. De båda dopade n-typ-skikten 5 och 3 utgör ett substrat. Det högdopade p-typ-skiktet och det lågdopade n-typ-skiktet bildar en pn-övergång. Mikrorören tränger igenom pn-övergången och begränsar den maximala backspänningen över pn-övergången. 10 15 20 25 30 35 ~ 512 259 7 Fig 2 och 3 illustrerar en SiC-diod enligt föreliggande uppfinning.
En anordning 1 har tillverkats under startande med ett substrat som uppvisar mikrorör 2, som är visade i figuren. Mikrorören sträcker sig i en riktning väsentligen i odlingsriktningen av blocket (boule) vinkelrätt mot ytan hos substratet. Kartlägg- ningen av positionerna hos mikrorören på ett substrat startas genom att göra inriktningsmärken på substratet. Inriktningsmär- kena placeras företrädesvis vid substratets periferi. Substratet inspekteras i ett optiskt transmissionsmikroskop under använ- dande av polariserat ljus för belysning och ett polariseringsfilter i den vinkelräta riktningen i detekteringsoptiken. Genom att foku- sera på bulken hos Substratet blir endast oregelbundenheterna hos metallen synliga under användande av denna teknik. Positio- nerna hos mikrorören relativt inriktningsmärkena lagras antingen manuellt eller automatiskt i ett minne. Det finns ett antal andra tekniker använda för att detektera mikrorören, såsom exempelvis röntgentopografi.
Enligt ett utförande av föreliggande uppfinning bildas en pn- _ övergång på ett substrat, som uppvisar mikrorör. Mikrorören kartläggs och deras position lagras i ett minne. I ett ytterligare processteg bildas regioner 6 med lågt eller noll-elektriskt fält kring mikrorören. Termineringsregionerna positioneras genom optisk litografi med direktritning. Mikrorörspositionerna, som lagras i minnet, används för att styra litografin. Termineringsre- gionerna uppvisar en stegvis eller kontinuerligt minskande effek- tiv bladladdningsdensitet i en riktning mot mikrorören, vilken vä- sentligen reducerar det elektriska fältet vid mikroröret. Bladladd- ningsdensiteten definieras som integralen av dopningsdensiteten över skiktets tjocklek. Termineringen 7 vid kanten av kompo- nenten är även visad i figurerna.
Fig 4 visar en pn-diod 8 enligt ett första utförande av förelig- gande uppfinning. En anordning såsom visad i fig 4 tillverkas ge- nom startande med ett SiC-substrat som uppvisar ett mikrorör 2, vilket har ett första skikt av lågt n-dopat SiC 3. Ett andra p-dopat skikt 4 odlas epitaxiellt ovanpå det lågdopade skiktet. Det p-do- 10 15 20 25 30 35 j* ' 512 259 8 pade skiktet har en högre dopningskoncentration än det lågdo- pade n-typ-skiktet. Det första skiktet har odlats epitaxiellt ovanpå ett tredje n-dopat skikt 5. I ett maskningssteg lämnas mikrorören omgivande areor omaskade under användande av di- rektritningslitografi. Positionerna lagrade i minnet används för att styra litografin. Delarna av det andra p-dopade skiktet 4 som inte täcks av masken etsas bort, vilket lämnar ett skikt som har en högre dopningskoncentration och en mindre ytmässig ut- sträckning än det första skiktet 3. Specifikt täcks mikrorören om- givande areor, som är täckta av det lågdopade n-typ-skiktet, inte av det tredje skiktet. Ovanpå det p-dopade skiktet odlas ett fjärde högdopat p-typ-skikt 9 epitaxiellt. Genom maskning och etsning reduceras arean hos det fjärde skiktet. Areorna som om- ger mikrorören och inte är täckta av det fjärde skiktet är till och med större i jämförelse med det andra skiktet. Således uppnås en termineringsregion med en stegvis minskande effektiv blad- laddningsdensitet i en riktning mot mikroröret. En metallkontakt ' 10 appliceras på det fjärde skiktet. Ett passiveringsskikt 11 appli- ceras över mikroröret samt terminerlngsregionen. Tekniker för bildande av en JTE enligt detta utförande av föreliggande upp- finning har beskrivits i PCT-ansökningen SE96/01073.
En pn-diod enligt ett andra föredraget utförande av föreliggande uppfinning är visad i fig 5. En anordning såsom visad i fig 5 till- verkas genom startande med ett substrat som uppvisar ett mikrorör, vilket har ett första skikt av låg-n-dopat SiC 3. Genom maskande av mikrorören omgivande areor samt maskande av arean utanför utsträckningen av det framtida tredje skiktet, följt av jonimplantering av de omaskade delarna, bildas ett andra p- dopat skikt 4. Det första skiktet har odlats epitaxiellt ovanpå ett tredje n-dopat skikt 5. Bildandet av jonimplanteringsmasken in- kluderar ett direktritningslltografisteg, vid vilket de i minnet lagrade positionerna används för att styra litografin. En första zon 12 hos den mikrorören omgivande termineringsregionen bil- das av omaskade areor intill det mikrorören omgivande tredje skiktet av jonimplantering. Under avlägsnande av masken från zoner som omger mikrorören kan samma steg vidtagas för att 10 15 20 25 30 35 s* "512 259 9 bilda termineringsregionen vid den yttre kanten av anordningen.
Dopningskoncentrationen hos det tredje skiktet kommer att vara summan av dopningsdoserna i de två implanteringsstegen. Ytter- ligare zoner 13, 14, 15 bildas genom successiv avmaskning av zonerna följt av jonimplantering. Således uppnås en termine- ringsregion med en stegvis minskande effektiv bladladdningsden- sitet i en riktning mot mikroröret. Jonerna använda för implante- ring är aluminium, bor eller gallium för att bilda p-ledande ma- terial, medan kväve används för att bilda n-ledande material. Ett passiveringsskikt 11 appliceras över mikroröret samt termine- ringsregionen. Tekniken för att bilda en plan övergångstermine- ringsutsträckning har beskrivits i US-patentansökning 683 059 (Bakowski m.fl.). En metallkontakt 16 bildas i kontakt med det andra skiktet.
Enligt ett fjärde utförande av föreliggande uppfinning produceras pn-övergången i enlighet med något av de föregående utföran- dena. JTE-erna, som utesluter mikrorören från anordningens högfältregion, bildas i ett enda jonimplanteringssteg. En jonim-i planteringsmask åstadkommes ovanpå det andra skiktet, vilket ligger intill det tredje skiktet, genom optisk direktritningslitografi under utnyttjande av positionerna hos mikrorören, vilka är lag- rade i minnet, för att styra litografin. Maskareorna omgivande mikrorören uppvisar hål. Storleken hos hålen minskar i en rikt- ning mot mikrorören. Alternativt ökar avståndet mellan hålen i en riktning mot mikrorören. Genom jonimplantering bildas implan- terade zoner som utgör JTE-en, där JTE-erna uppvisar en mins- kande total dopningskoncentration i en riktning mot mikrorören.
Avståndet mellan de implanterade zonerna samt storleken hos dem är i storleksordningen av några få mikrometer.
En Schottky-diod såsom visad i fig 6 kan tillverkas på ett substrat som uppvisar mikrorör 2 enligt ett femte utförande av förelig- gande uppfinning. Anordningen tillverkas på ett sätt likartat ovan angivna utföranden med avseende på det lågt n-dopade skiktet 3, som har odlats epitaxiellt ovanpå det n-dopade skiktet av SiC 5. Under användande av positioner lagrade i minnet applice- 10 15 ,20 25 30 35 j* '512 259 10 ras en mask på det första skiktet under Iämnande av ringformade . areor, som omger de omaskade mikrorören. En första zon hos en övergångsregion samt en första zon hos termlneringen 17 bildas genom jonimplantering av arean som är omaskad med ett p-typ- dopämne. Genom avmaskande av en zon som omger mikroröret samt den andra zonen 18 hos övergångsregionen följt av jonim- plantering, bildas en andra zon 13 av termineringen samt andra zon av övergångsregionen. Ytterligare zoner 14, 19 bildas på lik- artat sätt. Ett metallskikt 16 bildas i kontakt med det första skiktet 3. Övergångsregionen utgör en ökande bladladdningsden- sitet i riktning från metallskiktet mot mikroröret och har funktio- nen av ökande av det maximala elektriska fältet vid metall- skiktskanten. Termineringsregionen utgör en minskande blad- laddningsdensitet i en riktning mot mikroröret. Ett passiverings- skikt 11 appliceras över mikroröret samt termineringsregionen.
Enligt ett sjätte utförande av föreliggande uppfinning produceras pn-övergången i enlighet med något av föregående utföranden.
JTE-erna som omger mikrorören är bildade av semi-isolerande. skikt ovanpå det andra skiktet intill det tredje skiktet. Det semi- v isolerande skiktet kan vara polykristallint kisel. Funktionen hos det semi-isolerande skiktet är att läcka en liten ström i en rikt- ning utmed ytan för att därigenom sprida ut det elektriska fältet.
Uppfinningens område är inte begränsat till dioder. Enligt före- liggande uppfinning kan pn-övergången vara en del av en om- kopplingsanordning, såsom exempelvis en IGBT, en MISFET eller en bipolär transistor. Fig 7 visar ett tvärsnitt av en anordning som innefattar ett antal MISFET-ar. Anordningen i fig 7 kan framställas genom startande med ett substrat, som består av n- dopat SiC, skikt 5. Ovanpå detta skikt odlas ett lågt n-dopat skikt 3 epitaxiellt. P-basregioner 20 jonimplanteras i det andra skiktet, varpå de högdopade n-sourcezonerna 21 implanteras. Styresiso- leringsskikt 22 appliceras ovanpå kanalregionerna hos p-basen.
Source-kontaktmetallskikten 23 är även i kontakt med basskiktet.
Styreskontaktmetallskikten 24 appliceras ovanpå styresisolerings- skikten. p-basregionerna är i kontakt med varandra och även i 10 15 20 25 30 s- 512 259 f 11 kontakt med p-kantregionen 25. Mikroröret 2 utesluts från hög- fältområdet hos anordningen genom kantterminering vid p-kant- regionen. Kanttermineringsregionen tillverkas genom implante- ring av zoner med en stegvis minskande dopningsdensitet i en riktning mot mikroröret som i det andra utförandet ovan. Således uppnås en termineringsregion med en stegvis minskande effektiv bladladdningsdensitet i en riktning mot mikroröret. Ett passive- ringsskikt 11 appliceras över mikroröret samt terminerlngsreigo- nen.
Fig 8 och 9 visar en SiC-anordning med ett antal aktiva anord- ningsareor. Anordningsareorna kan innefatta ett antal omkopp- lingsanordningar, såsom visade i fig 7. Fig 8 visar en vy ovani- från av anordningen, medan fig 9 visar ett tvärsnitt. Ett mikrorör 2 utesluts från anordningens högfältregion genom att en termi- neringsregion appliceras kring mikroröret. Anordningen enligt fi- gurerna har även en kanttermineringsregion 7 vid kanten hos anordningen.
En omkopplingsanordning kan naturligtvis uppvisa en termine- ringsregion enligt vilket av ovannämnda utföranden som helst.
En fackman på området kan använda vilken som helst av kända termineringstyper i en anordning enligt uppfinning.
Bladladdningsdensiteten definieras som integralen av dopnings- densiteten över skiktets tjocklek.
Termen SiC används i den följande texten för att hänvisa till vil- ken som helst av huvudkristallpolytypen av detta material kända som 6H, 4H, 2H, 3C och 15R.

Claims (15)

1. 10 15 20 25 30 35 in 512259 12
2. Patentkrav
3. . Förfarande för tillverkning av en halvledaranordning (1) på ett substrat, vid vilket substratet innefattar ett första skikt (3) av dopad kiselkarbid (SiC) av en första ledningstyp och uppvisar åtminstone en ihålig defekt (2), kännetecknat därav, att positionerna hos de ihåliga defekterna i substratet identifie- ras; ett andra SiC-skikt (4) av en andra ledningstyp bildas i kontakt med det första skiktet; det första och det andra skiktet som bildar pn-övergången för- ses med åtminstone en kantterminering (6) som omger varje ihålig defekt, varigenom defekten utesluts från anordningens högfältsregion.
4. . Förfarande för tillverkning av en halvledaranordning på ett substrat, vid vilket substratet innefattar ett första skikt (3) av dopad kiselkarbid (SiC) av en första ledningstyp och uppvisar 'åtminstone en ihålig defekt (2), kännetecknat därav, att positionerna hos de ihåliga defekterna i substratet identifie-i ras; ett metallskikt (16) bildas på ett första skikt, vilket exkluderar areor kring mikrorören, genom att en Schottky-diod bildas,
5. Schottky-övergången försesmed åtminstone en kanttermine- ring (6), som omger varje ihålig defekt, varigenom defekten utesluts från anordningens högfältregion.
6. . Förfarande enligt krav 1, kännetecknat därav, att för bil- dande av pn-övergången, 10 15 20 25 30 35 i* ' 512 259 t 13 det första skiktet, vilket är lågdopat, odlas epitaxiellt på ett tredje skikt (5) av den första ledningstypen, varvid det första och det tredje skiktet bildar substratet och det andra skiktet, som är högdopat, bildas genom implante- ring av ett dopämne i ett parti av det första skiktet, vid vilket areorna som omger de ihåliga defekterna utesluts från jonimplantation.
7. Förfarande enligt krav 1, kännetecknat därav, att för bil- dande pn-övergången det första skiktet, som är lågdopat, odlas epitaxiellt på ett redje skikt av den första ledningstypen, varvid det första och det tredje skiktet bildar substratet och det andra skiktet, som är högdopat, odlas epitaxiellt ovanpå det första skiktet.
8. . Förfarande enligt krav 3, kännetecknat därav, att för bil-I dande av en kantterminering; en mask appliceras på en area som omger en defekt, varvid masken innefattar öppningar som uppvisar en minskande storlek i riktning mot defekten, ett dopämne tillsätts genom jonimplantering genom masken, varvid en kantterminering åstadkommes, vilken uppvisar en minskande koncentration av dopämnen av den andra led- ningstypen i en riktning mot mikroröret.
9. Förfarande enligt krav 3, kännetecknat därav, att för bil- dande av en kantterminering; 10 15 20 25 30 35 _
10. i* '512 259 ff 14 en mask appliceras på en area som omger en defekt, varvid masken innefattar öppningar, där avståndet mellan öppning- arna ökar i en riktning mot defekten, ett dopämne tillsätts i det första skiktet genom jonimplante- ring genom masken, varvid en kantterminering åstadkommes, vilken uppvisar en minskande koncentration av dopämnen av den andra ledningstypen i en riktning mot mikroröret. Förfarande enligt krav 3, kännetecknat därav, att för bil- dande av en kantterminering; en zon, som uppvisar en dopning av den andra ledningstypen, bildas genom jonimplantering i en area som omger en ihålig defekt och omges av det andra skiktet. . Förfarande enligt krav 3, kännetecknat därav, att för bil- dande av en kantterminering; koncentriska diskreta zoner, som uppvisar en dopning av den andra ledningstypen, som omger den ihåliga defekten, med stegvis minskande dopningskoncentration mot den ihåliga de- fekten och vilka omges av det tredje skiktet, bildas genom maskning och jonimplantering. Förfarande enligt krav 5 eller 6, kännetecknat därav, att implanteringsämnet använt för att bilda termineringszoner av pn-ledningstyp är aluminium, bor eller gallium, medan implanteringsämnet som används för att bilda JTE-zoner av n- ledningstyp är kväve. Förfarande enligt krav 1, därav, att för bil- dande av en pn-övergång med en kantterminering; åtminstone två skikt av den andra ledningstypen odlas epi- taxiellt ovanpå det lågdopade första skiktet av den första led- ningstypen, 10 15 20 25 30 35 " 512 259 é 15 - varvid dopningskoncentrationen av varje nytt 'skikt av den andra Iedningstypen ökas successivt, - skikten av den andra Iedningstypen bildas, genom maskning och etsning, för att uppvisa successivt stegvis reducerade areor.
11. Förfarande enligt krav 4, kännetecknat därav, att för bil- dande av en kantterminering, - det andra skiktet bildas, genom maskning och etsning, för att uppvisa en stegvis reducerad tjocklek i en riktning mot den ihåliga defekten.
12. Förfarande enligt krav 3, kännetecknat därav, 'att för bil- dande av en kantterminering, - ett skikt av semiisolerande polykristallint kisel odlas epitaxiellt _ intill det andra skiktet och omger den ihåliga defekten.
13. Förfarande enligt något av kraven 3-11, kännetecknat därav, att pn-övergången är en del av någon av en MISFET, en IGBT, en JFET eller en FCT.
14. Halvledaranordning bestående av dopad kiselkarbid (SiC), vilken innefattar en pn-övergång som uppvisar åtminstone en ihålig defekt, kännetecknad därav, att varje ihålig defekt omges av en övergångstermineringsutsträckning som utesluter defekten från anordningens högfältregion.
15. Halvledaranordning enligt krav 14, kännetecknad därav, att pn-överången är en del av någon av en MISFET, en IGBT, en JFET eller en FCT.
SE9800960A 1998-03-23 1998-03-23 Halvledaranordning bestående av dopad kiselkarbid vilken innefattar en pn-övergång som uppvisar åtminstone en ihålig defekt och förfarande för dess framställning SE512259C2 (sv)

Priority Applications (2)

Application Number Priority Date Filing Date Title
SE9800960A SE512259C2 (sv) 1998-03-23 1998-03-23 Halvledaranordning bestående av dopad kiselkarbid vilken innefattar en pn-övergång som uppvisar åtminstone en ihålig defekt och förfarande för dess framställning
US09/055,281 US6100111A (en) 1998-03-23 1998-04-06 Method for fabricating a silicon carbide device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SE9800960A SE512259C2 (sv) 1998-03-23 1998-03-23 Halvledaranordning bestående av dopad kiselkarbid vilken innefattar en pn-övergång som uppvisar åtminstone en ihålig defekt och förfarande för dess framställning

Publications (3)

Publication Number Publication Date
SE9800960D0 SE9800960D0 (sv) 1998-03-23
SE9800960L SE9800960L (sv) 1999-09-24
SE512259C2 true SE512259C2 (sv) 2000-02-21

Family

ID=20410647

Family Applications (1)

Application Number Title Priority Date Filing Date
SE9800960A SE512259C2 (sv) 1998-03-23 1998-03-23 Halvledaranordning bestående av dopad kiselkarbid vilken innefattar en pn-övergång som uppvisar åtminstone en ihålig defekt och förfarande för dess framställning

Country Status (2)

Country Link
US (1) US6100111A (sv)
SE (1) SE512259C2 (sv)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6051849A (en) 1998-02-27 2000-04-18 North Carolina State University Gallium nitride semiconductor structures including a lateral gallium nitride layer that extends from an underlying gallium nitride layer
US6608327B1 (en) 1998-02-27 2003-08-19 North Carolina State University Gallium nitride semiconductor structure including laterally offset patterned layers
US6265289B1 (en) 1998-06-10 2001-07-24 North Carolina State University Methods of fabricating gallium nitride semiconductor layers by lateral growth from sidewalls into trenches, and gallium nitride semiconductor structures fabricated thereby
US6177688B1 (en) 1998-11-24 2001-01-23 North Carolina State University Pendeoepitaxial gallium nitride semiconductor layers on silcon carbide substrates
US6255198B1 (en) * 1998-11-24 2001-07-03 North Carolina State University Methods of fabricating gallium nitride microelectronic layers on silicon layers and gallium nitride microelectronic structures formed thereby
US6521514B1 (en) 1999-11-17 2003-02-18 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on sapphire substrates
US6380108B1 (en) 1999-12-21 2002-04-30 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on weak posts, and gallium nitride semiconductor structures fabricated thereby
US6403451B1 (en) 2000-02-09 2002-06-11 Noerh Carolina State University Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts
US6261929B1 (en) * 2000-02-24 2001-07-17 North Carolina State University Methods of forming a plurality of semiconductor layers using spaced trench arrays
US6642558B1 (en) * 2000-03-20 2003-11-04 Koninklijke Philips Electronics N.V. Method and apparatus of terminating a high voltage solid state device
JP4965756B2 (ja) * 2000-04-12 2012-07-04 株式会社東芝 半導体装置
US20040029365A1 (en) * 2001-05-07 2004-02-12 Linthicum Kevin J. Methods of fabricating gallium nitride microelectronic layers on silicon layers and gallium nitride microelectronic structures formed thereby
US6849874B2 (en) * 2001-10-26 2005-02-01 Cree, Inc. Minimizing degradation of SiC bipolar semiconductor devices
US6783592B2 (en) * 2002-10-10 2004-08-31 The United States Of America As Represented By The Administrator Of National Aeronautics And Space Administration Lateral movement of screw dislocations during homoepitaxial growth and devices yielded therefrom free of the detrimental effects of screw dislocations
US7061021B2 (en) * 2003-05-01 2006-06-13 The University Of South Carolina System and method for fabricating diodes
US7018554B2 (en) * 2003-09-22 2006-03-28 Cree, Inc. Method to reduce stacking fault nucleation sites and reduce forward voltage drift in bipolar devices
US20050259368A1 (en) * 2003-11-12 2005-11-24 Ted Letavic Method and apparatus of terminating a high voltage solid state device
JP4186919B2 (ja) * 2004-12-07 2008-11-26 三菱電機株式会社 半導体装置
US8901699B2 (en) 2005-05-11 2014-12-02 Cree, Inc. Silicon carbide junction barrier Schottky diodes with suppressed minority carrier injection
JP4546982B2 (ja) * 2007-02-23 2010-09-22 Okiセミコンダクタ株式会社 半導体装置の製造方法
US8106487B2 (en) 2008-12-23 2012-01-31 Pratt & Whitney Rocketdyne, Inc. Semiconductor device having an inorganic coating layer applied over a junction termination extension
US7943445B2 (en) * 2009-02-19 2011-05-17 International Business Machines Corporation Asymmetric junction field effect transistor
JP5370026B2 (ja) * 2009-09-09 2013-12-18 住友電気工業株式会社 半導体装置および半導体装置の製造方法
JP5359712B2 (ja) * 2009-09-09 2013-12-04 住友電気工業株式会社 半導体装置および半導体装置の製造方法
JP2011134815A (ja) * 2009-12-23 2011-07-07 Denso Corp ショットキーダイオードと製造方法と製造装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE9500146D0 (sv) * 1995-01-18 1995-01-18 Abb Research Ltd Halvledarkomponent i kiselkarbid
JPH0927489A (ja) * 1995-07-11 1997-01-28 Nippondenso Co Ltd 半導体基板及びその製造方法
US5967795A (en) * 1995-08-30 1999-10-19 Asea Brown Boveri Ab SiC semiconductor device comprising a pn junction with a voltage absorbing edge
US5972801A (en) * 1995-11-08 1999-10-26 Cree Research, Inc. Process for reducing defects in oxide layers on silicon carbide
US5932894A (en) * 1997-06-26 1999-08-03 Abb Research Ltd. SiC semiconductor device comprising a pn junction
US5915194A (en) * 1997-07-03 1999-06-22 The United States Of America As Represented By The Administrator Of National Aeronautics And Space Administration Method for growth of crystal surfaces and growth of heteroepitaxial single crystal films thereon

Also Published As

Publication number Publication date
SE9800960L (sv) 1999-09-24
SE9800960D0 (sv) 1998-03-23
US6100111A (en) 2000-08-08

Similar Documents

Publication Publication Date Title
US6100111A (en) Method for fabricating a silicon carbide device
KR101494935B1 (ko) 메사 스텝들을 포함하는 버퍼층들 및 메사 구조들을 가지는 전력 반도체 장치들
AU2007240996B2 (en) Junction barrier Schottky rectifiers and methods of making thereof
US8901699B2 (en) Silicon carbide junction barrier Schottky diodes with suppressed minority carrier injection
KR101675626B1 (ko) 오버랩 도핑 영역을 갖는 쇼트키 다이오드를 포함하는 반도체 디바이스 및 그 제조 방법
KR101630895B1 (ko) 전류 시프팅 영역들을 갖는 반도체 장치들 및 관련 방법들
JP5554042B2 (ja) ジャンクション・バリア・ショットキ・ダイオードに関する方法と、そのダイオードおよびその使用方法
US8841741B2 (en) High breakdown voltage semiconductor rectifier
EP2438617B1 (en) Schottky diodes including polysilicon having low barrier heights and methods of fabricating the same
US20180248008A1 (en) Semiconductor device
CN103633150A (zh) 具有电流浪涌能力的结势垒肖特基二极管
EP3117463B1 (en) Igbt structure for wide band-gap semiconductor materials
US20150311325A1 (en) Igbt structure on sic for high performance
US20230246020A1 (en) Concept for silicon for carbide power devices
US9917180B2 (en) Trenched and implanted bipolar junction transistor
JP7167881B2 (ja) 半導体装置
Alexandrov Development of 4H-SiC high voltage unipolar power switching devices

Legal Events

Date Code Title Description
NUG Patent has lapsed

Ref document number: 9800960-8

Format of ref document f/p: F