SE516799C2 - Ett förfarande och en anordning för kalibrering av A/D- omvandlare - Google Patents

Ett förfarande och en anordning för kalibrering av A/D- omvandlare

Info

Publication number
SE516799C2
SE516799C2 SE0001486A SE0001486A SE516799C2 SE 516799 C2 SE516799 C2 SE 516799C2 SE 0001486 A SE0001486 A SE 0001486A SE 0001486 A SE0001486 A SE 0001486A SE 516799 C2 SE516799 C2 SE 516799C2
Authority
SE
Sweden
Prior art keywords
converter
unit
calibration
pipeline
segments
Prior art date
Application number
SE0001486A
Other languages
English (en)
Other versions
SE0001486D0 (sv
SE0001486L (sv
Inventor
Bengt Erik Jonsson
Original Assignee
Ericsson Telefon Ab L M
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ericsson Telefon Ab L M filed Critical Ericsson Telefon Ab L M
Priority to SE0001486A priority Critical patent/SE516799C2/sv
Publication of SE0001486D0 publication Critical patent/SE0001486D0/sv
Priority to AT01924046T priority patent/ATE282259T1/de
Priority to AU2001250713A priority patent/AU2001250713A1/en
Priority to PCT/SE2001/000738 priority patent/WO2001084717A1/en
Priority to EP01924046A priority patent/EP1281240B1/en
Priority to JP2001581423A priority patent/JP4532808B2/ja
Priority to DE60107075T priority patent/DE60107075T2/de
Priority to US09/842,390 priority patent/US6486807B2/en
Publication of SE0001486L publication Critical patent/SE0001486L/sv
Publication of SE516799C2 publication Critical patent/SE516799C2/sv

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H03M1/1057—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by trimming, i.e. by individually adjusting at least part of the quantisation value generators or stages to their nominal values
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/16—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps
    • H03M1/164—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages
    • H03M1/167—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages all stages comprising simultaneous converters

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Description

25 30 516 799 . . . . o o: 2 (inre A/ D-omvandlare med låg upplösning) men inte för fel i de multiplice- rande D / A-omvandlarna (inre D/ A-omvandlare med låg upplösning).
Referens [3] föreslår slumpmässigt urval av komponenter. Detta omvandlar felet till brus, så att komponenterna överensstämmer perfekt “i genomsnitt”.
Denna teknik benämns även dynamisk elementmatchning eller “scrambling”. Dynamisk elementmatchning minskar i själva verket inte felets energi, den sprids endast ut över hela frekvensspektrumet. Detta hjälper till 'att förbättra SFDR (“Spurious-Free Dynamic Range”) men SINAD (“SIgnal-to- Noise-And-Distortion ratio”) är oförändrad och således förbättras inte A/ D- omvandlarens effektiva upplösning. Endast ifall det intressanta signalbandet är smalare än Nyquist-bandet kan insignalbandets SINAD förbättras genom spektral formning av den slumpmässiga signalen, se [4].
En annan teknik att minska bristande överensstämmelse mellan kompo- nenter enligt teknikens ståndpunkt är trimning av "on-chip"-komponenter.
Varje kritisk analog komponent trimmas för att förbättra överensstämmelsen bortom tillverkningsprocessens toleranser, exempelvis såsom visas i [5].
Trimning är emellertid ett kostsamt extra tillverkningssteg. Dessutom utförs trimning bara vid ett specifikt arbetstillstånd, vilket ska täcka alla framtida tillstånd.
Ytterligare en teknik att minska inverkan av bristande överensstämmelse mellan komponenter på prestandan enligt teknikens ståndpunkt är någon slags kalibrering i den analoga eller digitala domänen. En kalibreringsalgo- ritm införskaffar vanligen först information som representerar kretsens ”felaktigheter” (avvikelse från idealtillständet) och subtraherar därpå det uppskattade felet, antingen i den analoga [61-[7] eller i den digitala domänen [8]. I allmänhet måste kalibreringsmetoder som subtraherar fel i den analoga domänen äter lita till analog komponentöverensstämmelse och det är således troligt att de blir suboptimala. Kalibreringsrnetoder som subtraherar fel i den digitala domänen lider inte av den typen av begränsningar. 10 15 20 25 30 516 799 . Q . . u oc 3 Ett flertal kalibreringsmetoder för digitala domänen har lagts fram.
Ett tillvägagångssätt är att ha en mycket ren eller pä annat sätt känd referensinsignal, analysera distorsionen frän omvandlingsprocessen och sedan korrigera A/ D-omvandlarens överföringsfunktion [9]-[lO].
En annan digital kalibreringsmetod är att använda en “gyl1ene” A/ D- omvandlare eller D / A-omvandlare som högprecisionsreferens, därpå jämföra A/ D-omvandlarens felaktiga utsignal för en viss kod med det “gyllene” värdet och upprätta differensen som ett kodberoende fel vilket ska korrigeras.
Detta är tillvägagängssättet i [ll]-[l2]. Fastän goda resultat potentiellt kan erhållas är det i många situationer inte önskvärt att använda en “gyllene” referens. Uppenbarligen är det att föredra att A /D-omvandlaren kan kalibre- ra sig själv utan behov av externa eller interna högprecisionsreferenser.
Exempel pä digital kalibrering av pipeline A/D-omvandlare med l bit/ steg och 1,5 bit/steg finns även i [l3]-[l4] respektive [15]-[17] och av A/D- omvandlare med flera bitar/ steg i [18]-[19]. Gemensamt för alla dessa omvandlare är att den inre D/ A-omvandlaren tvingas genom en kalibrerings- sekvens och den resulterande analoga utsignalen digitaliseras och behandlas för att utvinna information om omvandlingsfelet.
Lösningarna som lagts fram för pipeline A/D-omvandlare med l bit eller 1,5 bit/ steg är emellertid inte lämpade för kalibrering av konstruktioner med flera bitar/ steg.
Lösningarna för fallen med flera bitar/ steg använder kodrelaterad kalibre- ring, vilket innebär att kalibreringskoefficienten kopplas till förekomsten av en viss kod. Detta leder till flera nackdelar: Kalibreringskoefficienten är kopplad till varje kod hos den första eller nägra av de första inre D/A-omvandlarna, varvid summan av enhetssegmentfel kopplade till varje kod korrigeras för. Även efter kalibrering kommer dock ett 10 15 20 25 30 516 799 4 residualfel som inte avlägsnats genom kalibreringen att finnas. På grund av drift kommer också små förändringar rörande kalibreringens effektivitet att förekomma. Allt detta leder till ofullständigt avlägsnande av den harmoniska distorsionen. Denna residualdistorsion skulle kunna avlägsnas genom att tillämpa dynamisk elementmatchning (slumpmässigt urval av vilka m enhetssegment som ska användas för att representera en kod m). Det finns emellertid ett stort antal giltiga sätt att välja m enhetssegment utav n, särskilt i mitten av kodområdet. De kodrelaterade kalibreringskoefficienterna enligt teknikens ståndpunkt täcker endast en förutbestämd uppsättning av m enhetssegment som representerar kod m och kan därför inte användas tillsammans med dynamisk elementmatchning eller någon annan form av slumpmässig eller deterministisk scrambling av D/A-omvandlarens enhets- segment.
I pipeline A/D-omvandlare med flera bitar/steg enligt teknikens ståndpunkt omkopplas vidare D/A-omvandlaren genom dess kodområde med start i antingen ena eller andra änden [18] eller i kodområdets mitt [l9]. Felet hos varje enhetssegment identifieras sedan som felet i den stegvis ökande utsignalsförändringen mellan två intilliggande D / A-omvandlingskoder. På grund av förstärkningen mellan steg skulle den analoga utsignalen för de flesta koder ligga avsevärt utanför området för de återstående pipelinestegen ifall inte ett passande insignalsvärde också samplas. Samplingen av en sådan insignal för in ett kodberoende laddningsgenommatningsfel i imple- menteringar med SC (“Switched Capacitor”) och bör undvikas.
En annan nackdel beträffande pipeline A / D-omvandlare med flera bitar/ steg enligt teknikens ståndpunkt är att varje kods kalibreríngskoefficienter beräknas genom att ackumulera de uppskattade enhetssegmentfelen som mätts fram till den koden, se [18]-[19]. Detta innebär emellertid att också de uppskattade felen för varje enhetssegment ackumuleras, vilket leder till olika noggrannhet i uppskattningen av de första och sista koefñcienterna. 10 15 20 25 30 516 799 SUMMERING Ett syfte med uppfinningen är att korrekt detektera och kompensera för felaktigheter i kretsar hos A/D-omvandlare som använder hårdvara vilken själv är föremål för samma eller ekvívalenta felaktigheter. Närmare bestämt rör uppfinningen problemet att utvinna och använda sådan information för kalibrering av pipeline A/D-omvandlare med flera bitar/ steg utan att förhindra användning av ytterligare prestationsförbättrande tekniker, såsom dynamisk elementmatchning.
Detta syfte uppnås i enlighet med bifogade krav.
Kortfattat kalibrerar uppfinningen ett pipelinesteg genom att koppla om ett enhetssegment i D/A-omvandlaren hos pipelinesteget mellan dess två komplementära tillstånd och beräkna differensen mellan de resulterande digitala signalerna som D / A-omvandlaren producerar. I denna omkopp- lingsprocess hålls pipelinestegets återstående enhetssegment kvar i fixa tillstånd. Den erhållna differenssignalen jämförs med den differenssignal som kan förväntas med ideala komponenter. Avvikelsen mellan verklig och förväntad differenssignal lagras som en kalibreringskoefficient för det valda enhetssegmentet. Denna procedur repeteras för pipelinestegets övriga enhetssegment. Andra pipelinesteg kalibreras på samma sätt. En stor fördel med denna metod är att kalibreringen är oberoende av kod, eftersom kalibrering utförs på enhetssegmentnivå. Detta innebär att kalibreringen kan kombineras med tekniker att förbättra prestandan, såsom dynamisk elementmatchning eller scrambling.
KORTFATTAD FIGURBESKRIVNING Uppfinningen, samt ytterligare syften och fördelar därmed, förstås bäst genom hänvisning till efterföljande beskrivning tillsammans med bifogade figurer, där: 10 15 20 25 30 516 799 6 Fig. 1 är ett blockdiagram över en typisk pipeline A/ D-omvandlare; Fig. 2 är ett blockdiagram över ett typiskt pipelinesteg hos A/ D- omvandlaren i fig. 1; Fig. 3 är att blockdiagram över en exemplifierande utföringsform av en pipeline A/D-omvandlare i enlighet med uppfinningen under kalibreringsfa- sen; Fig. 4 är att blockdiagram över en exempliñerande utföringsform av en pipeline A/D-omvandlare i enlighet med uppfinningen under normal använd- ning efter kalibrering; Fig. 5 är ett blockdiagram över en generisk D / A-omvandlare med enhetssegment under kalibrering i enlighet med uppfinningen; Fig. 6 är ett diagram som illustrerar kalibrering av ett enhetssegment; Fig. 7 är ett diagram som illustrerar medelvärdesbildning i anslutning till kalibrering av ett enhetssegment; Fig. 8 år ett blockdiagram över en utföringsform av en pipeline A/ D- omvandlare i enlighet med uppfinningen som innefattar medelvärdesbildning i enlighet med fig. 7; Fig. 9 är ett blockdiagram över en strömkällsimplementering av en D/A- omvandlare med enhetssegment under kalibrering i enlighet med uppfinning- en; Fig. 10 är ett blockdiagram över en implementering med omkopplings- kondensatorer av en D/A-omvandlare med enhetssegment under samplings- fasen av kalibreringen i enlighet med uppfinningen; Fig. 11 är ett blockdiagram över en implementering med omkopplings- kondensatorer av en D / A-omvandlare med enhetssegment under hållfasen av kalibreringen i enlighet med uppfinningen; Fig. 12 är ett blockdiagram över en exemplifierande utföringsform av korrektionsenhetema under normal användning av den kalibrerade pipeline A/D-omvandlaren; och Fig. 13 är en exemplifierande utföringsform av kalibreringsmetoden i enlighet med uppfinningen. 10 15 20 25 30 516 799 7 DETALJERAD BESKRIVNING I följande beskrivning används samma referensbeteckningar för samma eller liknande element.
Fig. 1 är ett blockdiagram över en typisk pipeline A/D-omvandlare. En N bitars analog-till-digital omvandling utförs i två eller fler steg, varvid varje steg utvinner {N1, N2 N1<} bitar information som representeras av de digitala orden {d1, dz d;<}, där K är antalet pipelínesteg. Det första pipelinesteget utvinner de N1 mest signifikanta bitarna genom att använda en N1-bitars A/D-omvandlare 10, även kallad en A/D-subomvandlare. Sedan subtraheras det uppskattade värdet från den analoga insignalen Vin genom användning av en D/A-omvandlare 12 och en adderare 14, varvid en residual som innehåller nödvändig information för att utvinna de minst signifikanta bitarna lämnas kvar. Vanligtvis förstärks residualen med en förstärkare 16, vilken har en förstärkning G1, för att skapa lämpligt signalområde för steg 2.
Dessa steg upprepas för alla K steg, med undantag för sista pipelinesteget, vilket inte behöver ge en analog utsignal och därför inte har någon D/A- omvandlare, adderare eller förstärkare, utan endast A/D-omvandlaren 10.
De digitala orden {d1, dz d1<} kombineras därefter för att bilda det digitala utgående ordet du: i en enhet 18 för tidsensning och digital korrigering av A/D-subomvandlare. Denna digitala korrigering utförs utöver nedan be- skrivna kalibrering. Ett exempel på en utföringsform där denna digitala korrigering är möjlig beskrivs i [1].
Fig. 2 är ett blockdiagram över ett typiskt pipelinesteg k (k=1, 2, K) hos A/ D-omvandlaren i ñg. 1. Pipelinesteget mottager den analoga utsignalen Vutk-i från föregående steg och omvandlar denna signal till en digital signal dk med en upplösning på Nk bitar i A/D-subomvandlaren 10. Denna digitala signal förs vidare till den segmenterade D/A-omvandlaren 12. Den analoga utsignalen från D/A-ornvandlaren 12 subtraheras från insignalen Vutk-i i adderaren 14 och den resulterande analoga residualsignalen förstärks med en förstärkning Gk i förstärkaren 16 för att ge en analog utsignal Vutk från steg k. lO 15 20 25 30 516 299 8 D/A-omvandlaren 12 innefattar en uppsättning enhetssegment 20 och omkopplare S. Omkopplarna S ansluter enhetssegmenten till antingen Vref+ eller Vfef. I en icke-differentiell implementering är lffef+ typiskt en positiv spänning, medan Vref- är O. I en differentiell utföringsform är Vfef- lika med -Vrefl ifall ”common-mode”-spänningen är O. Logiskt tillhör varje enhetsseg- ment 20 antingen en “+grupp” eller en “-grupp”, beroende på huruvida segmentet är anslutet till Vfef+ eller Vfef.. Utsignalen från D /A-omvandlaren 12 ändras genom att ändra tillståndet hos en eller flera omkopplare S. Tillstån- den hos omkopplarna styrs genom den digitala signalen dk från A/ D- omvandlaren 10. Ifall denna signal är i binärform, kan den dock inte använ- das direkt. I ett sådant fall omvandlas den först till terrnometerkod i en B/T (binär-till-termometer)-omvandlare 22. Denna termometerkod styr omkopp- larna S, såsom den streckade pilen i fig. 2 indikerar. Alternativt kan A/ D- omvandlaren 10 ge en digital signal direkt i termometerkod. Så är ofta fallet vid ”flash”-A/ D-omvandlare.
Ovannämnda problem med teknikens ståndpunkt löses av uppfinningen genom att använda segmentrelaterade kalibreringskoefficienter och en annan omkopplingssekvens som separat mäter felet hos varje enhetsseg- ment i D / A-omvandlaren. Detta kommer nu att förklaras i detalj.
Fig. 3 är ett blockdiagram över en exempliñerande utföringsform av en pipeline A/D-omvandlare i enlighet med uppfinningen under kalibreringsfasen. Det bidragande utsignalsfelet från varje enhetssegment i D/A-omvandlaren uppskattas genom användning av ett angreppssätt i två steg vilket eliminerar inverkan av fel kopplade till andra segment. Felet detekteras av “svansen” hos pipeline A/D-omvandlaren, vilken bildas av de återstående pipelinestegen, såsom ñg. 3 visar. Svansen används i dess normala arbetstillstånd, innefat- tande tidsensning och digital korrigering av “svansstegen” i enheten 18.
Endast steget k som kalibreras omkopplas genom en kalibreringssekvens.
Under kalibrering förs en spänning lfm=O vidare till adderaren 14 i steg k.
Den normala signalen dk från A/D-omvandlaren 10 till D / A-omvandlaren 12 10 15 20 25 30 516 799 9 ersätts med en styrsignal från en kalibreringsstyrenhet 30. Styrsignalerna från kalibreringsstyrenhet 30 styr omkopplarna hos D /A-omvandlarens 12 enhetssegment på ett sätt som kommer att beskrivas ytterligare med hån- visning till ñg. 5. De erhållna digitala utsignalerna du: förs vidare till en råkneenhet 32, vilken beräknar en korrigering för varje enhetssegment i pipelinesteg k. Korrigeringarna lagras i ett kalibreringskoefficientrninne 34.
Denna procedur upprepas för alla pipelinesteg som ska kalibreras (det sista steget, steg K, kalibreras inte eftersom det inte har någon D/A-omvandlare och dessutom utförs ibland kalibrering endast för de steg som ger de mest signiñkanta bitarna).
Fig. 4 är ett blockdiagram över en exemplifierande utföringsform av en pipeline A/ D-omvandlare i enlighet med uppfinningen under normal användning efter ovan beskrivna procedur för kalibrering av enhetssegment. Denna utförings- form baseras på uppbyggnaden som illustreras i fig. 1. Den digitala utsignalen du; korrigeras emellertid med kalibreringskoefficienterna för enhetssegment lagrade i minnet 34. Styrledningar 36 från D / A-omvandlarna 12 styr räkne- enheten 32 till att tilldela korrigeringarna polariteter (+ eller -) i enlighet med rådande omkopplingstillstånd hos enhetssegmenten. Detta steg gör korriger- ingarna oberoende av kod, eftersom varje enhetssegment korrigeras i enlighet med dess rådande omkopplingstillstånd.
Följande stycken förklarar uppfinningens matematiska bakgrund mer i detalj.
Fig. 5 är ett blockdiagram över en generisk D /A-omvandlare med enhetsseg- ment. Den är implementerad med enhetssegment Uf, där i = l, 2, ..., x och x år antalet enhetssegment. (Egentligen skulle en mer korrekt beteckning vara Uwe, ik och xk, eftersom även pipelinesteget k bör specificeras. För att förenkla notationen har dock index k utelåmnats där detta inte leder till förvirring.) På grund av tillverkningstoleranser har varje enhetssegment det verkliga värdet (spänning, ström, kapacitans, etc. beroende av implementeringen): lO 15 20 25 516 799 ø o n 4 o u: 10 U, =U(1+e,.) där U är pipelinestegets nominella enhetssegmentvärde och ei är det relativa felet hos enhetssegment i. Om det finns ett enhetssegment per kvantise- ringsnivå, blir den nominella vikten av varje segment l LSB (“Least Signiñ- cant Bit”) vid Nzvbitars upplösning, där Nk är upplösningen hos pipelinesteg k (alla enhetssegment i ett pipelinesteg har samma vikt). En LSB i steg k har vikten wk LSB i pipeline A/D-omvandlarens slutgiltiga N-bitars utsignal.
Detta innebär att: Wk = zyk *l där yk är bitpositionen {N, N-1, ..., 2, 1} i det slutgiltiga utgående ordet.
Detta ger: yk :N- åUVm-l) m=l för en pipeline A/D-ornvandlare som använder l-bits områdesöverlapp mellan pipelinesteg för korrigering av bitnivåbeslut. På grund av felet ei blir den verkliga vikten av varje enhetssegment: Wigk = Wk(1+ ef) Exempel: Om pipeline A/D-omvandlaren har en total upplösning på N = 14 bitar och om det första pipelinesteget har en upplösning på Ni = 5 bitar får varje enhetssegment i det första pipelinesteget den nominella vikten: w, = 214-(5-0* = 512 LSB 10 15 20 25 30 516 799 11 i utgående ordet med 14 bitar. Med en bristande överensstämmelse på +1% blir den verkliga vikten 512- 1,01=517, 12 LSB.
Tillvägagångssättet enligt uppfinningen är att uppskatta felet genom att under kalibrering koppla om enhetssegmentet Uf till dess två möjliga till- stånd och jämföra differensen mellan motsvarande två digitala utsignaler med den nominella eller ideala differensen. Enhetssegmenten grupperas in i två grupper, en “+grupp” och en “-grupp” såsom indikeras i fig. 5. Företrä- desvis är antalet enhetssegment detsamma i båda grupperna (enhetsseg- ment Uf räknas ej). I ett första steg omkopplas enhetssegment Uf till “+gruppen” och en motsvarande digital utsignal d+ detekteras genom an- vändning av pipelinesvansen. I ett andra steg omkopplas enhetssegment Uf till “-gruppen”, såsom indikeras av den streckade linjen i omkopplare S hos enhetssegment i och en motsvarande digital utsignal d- detekteras genom användning av pipelinesvansen. Äterstående enhetssegment i steg k förblir oförändrade under denna process. Idealt skulle de digitala utsignalerna vara +/- %wk (alla enhetssegment i steg k har samma vikt) och den ideala eller nominella differensen skulle därför bli wk. I verkligheten är emellertid värdena på de digitala utsignalerna d+ och d- funktioner av det verkliga värdet av varje enhetssegment i D/A-omvandlaren. De påverkas även av ”offset” mellan steg samt förstärkningsfel, vilket gör att de digitala utsigna- lerna i själva verket är: d+ =_Q{A(U+ +U:"U-)(1+7)+e0s} d- =""Q{A(U+ "Ui-U-Xpfl/Feosi där eos och 7 representerar ackumulerad offset och förstärkningsfel i A/ D- omvandlarsvansen och U+ och U- representerar summan av enhetselemen- ten i “+gruppen” respektive “-gruppen”. Konstanten A är en skalningsfaktor som avbildar komponentvärdet på ett signalvärde och Q{-} representerar kvantiseringsfunktionen. Genom att bilda differensen d_-d+ erhålls följande uttryck: 10 15 20 25 516 799 no 'nu 12 A, =d_-d+ sQ{2A-U,.(1+y)}+eQ = =Q{2A-U(1+y)(1+e,.)}+eQ = eror där eo är ett residualfel från kvantiseringen. Detta fel kan minskas genom att öka upplösningen hos A/ D-omvandlarsvansen upplevd av steg k. Infö- randet av emr illustrerar det faktum att förstärkningsfelen y mellan steg kommer till uttryck som ett komponentfel. Detta innebär att uppfinningen även kalibrerar förstärkningsfel. Den digitala kalibreringskoefñcienten tillhörande det för närvarande kalibrerade enhetssteget M blir: 6-,k = Al- -Wk I Denna koefficient Ûgk representerar en uppskattning av felbidraget från det för närvarande kalibrerade enhetssegmentet Uf. Den lagras i kalibreringsko- efficientminnet 34 och, under normal användning av pipeline A/D- omvandlaren adderas den till eller subtraheras den från den digitala utsig- nalen duz, beroende på huruvida enhetssegmentet är anslutet till Vfef-f eller Vfef- (denna information förs vidare till räkneenheten 32 över styrledningarna 36).
Ovanstående procedur för kalibrering av enhetssegment Ui upprepas för övriga enhetssegment i pipelinesteg k. Under kalibrering av andra enhets- segment i steg k kommer “+gruppen” och “-gruppen” inte att innehålla samma enhetssegment som under kalibrering av enhetssegment Ut. Företrä- desvis jämnas dock grupperna ändå ut sä att de innehåller åtminstone ungefär samma antal enhetssegment. 10 15 20 25 30 516 799 13 När alla enhetssegmenten i pipelinesteg k har kalibrerats kan samma kalibreringsprocedur utföras för andra pipelinesteg. På detta vis är det möjligt att bestämma och lagra en särskild kalibreringskoefñcient för varje enhetssegment i varje steg i hela pipeline A/D-omvandlaren. (Som ovan noteras kan i praktiken ett eller flera av det sista stegen lämnas utan enhetssegmentkalibrering, eftersom de har lägre vikt än de första stegen och således inte bidrar lika mycket till totalfelet som de stegen).
Kalibreringens effektivitet begränsas av noggrannheten med vilken koeffici- enterna kan uppskattas och kombineras med signalen. Denna noggrannhet bestäms av kvantiseringsfelets eo magnitud samt den inre ordlängd som används av kalibreringsräkneenheten 32. Det är således önskvärt att använda en längre ordlängd internt i pipeline A/D-omvandlaren, emedan detta ytterligare förbättrar kalibreringens noggrannhet.
Kodnivåerna d+ och d- kan, då de är föremål för kretsbrus uppvisa stora fluktuationer från ett sampel till ett annat, såsom indikeras i fig. 7. Genom att bilda medelvärdena czr och Ãav flera sampel (exempelvis 100-1000 sampel) kan brusets inverkan reduceras.
Fig. 8 är ett blockdiagram över en utföringsform som innefattar medelvärdes- bildning i enlighet med flg. 7. I denna utföringsform innefattar räkneenheten 32 en enhet 40 för medelvärdesbildning vilken bildar medelvärdet av ett förutbestämt antal sampel med samma omkopplingskonfiguration i pipeline- steget under kalibrering. Utsignalen förs över en omkopplare SW vidare till ett temporärt minne 42 som lagrar medelvärdet d+. Därpå kopplas enhetsseg- ment i som ska kalibreras om till dess komplementära omkopplingstillstånd och omkopplaren SW omkopplas till dess lägre position för att ansluta enheten 40 för medelvärdesbildning till ett temporärt minne 44 som lagrar medelvärdet d_. Differensen cï-Ãr bildas i en adderare/subtraherare 46 och en kalibreringskoefficient bildas genom att subtrahera den förväntade 10 15 20 25 30 516 799 14 differensen wk från denna differens i en adderare/subtraherare 48. Den resulterande kalibreringskoefficienten 5i,k lagras i minnet 34. Minnets placering bestäms av styrenheten 30.
Fig. 9 är ett blockdiagram över en strömkällsimplementering av en D /A- omvandlare med enhetssegment under kalibrering i enlighet med uppflnning- en. I denna utföringsform representeras enhetskällorna 20 av strömkällor och referensspänningarna omvandlas till strömmar av ström-spännings- omvandlare 52. Ifall antalet källor är ett jämnt tal, utelämnas företrädesvis ett av enhetssegmenten genom att koppla om det till en ”strörndumpningsnod”.
På detta sätt är det möjligt att balansera enhetssegmentgrupperna genom att använda samma antal enhetssegment i “+gruppen” och “-gruppen”. Det utelämnade enhetssegmentet kalibreras i ett annat kalibreringssteg, i vilket ett annat enhetssegment utelämnas. Företrädesvis byter kalibreringssekvensen utelämnat enhetssegment så att varje enhetssegment utelämnas en gång under kalibrering av ett pipelinesteg.
Fig. 10 är ett blockdiagram över en implementering med omkopplingskonden- satorer av en D/A-omvandlare med enhetssegment under samplingsfasen av kalibreringen i enlighet med uppfinningen. I detta fall ersätts enhetskälloma 20 med kondensatorer C. Liksom i implementeringen med strömkällor utelämnas ett enhetssegment genom att det kopplas om till en fix referens- spänning Vf under kalibreringen av ett annat enhetssegment i. Det noteras även att två enhetssegment varken anses tillhöra “+gruppen” eller “-gruppen”.
Dessa segment används som äterkopplingssegment under hållfasen, vilket visas i fig. ll. Antalet återkopplingssegment bestämmer förstärkningen Gk mellan steg. Här används två återkopplingssegment. Ifall ett jämnt antal segment återstår, kan grupperna fortfarande balanseras genom att utelämna ett segment.
Fig. ll är ett blockdiagram över implementeringen med omkopplingskonden- satorer i fig. 10 under hållfasen. Under denna fas kopplas enhetssegment i under kalibrering om mellan dess komplementära omkopplingstillstånd. Det 10 15 20 25 30 516 799 n n o o n q o u o u ø n ø u o c ø u nu 15 noteras att de två kondensatorer som inte tillhör enhetssegmentgrupperna är direkt anslutna till stegets utsignal under denna fas (vilket är varför de inte tillhör grupperna). Under kalibrering omkopplas dessa två kondensatorer företrädesvis inte genom kondensatorerna i pipelinesteget.
Datat som lagras i kalibreringskoefficientminnet 34 används för att korrigera utsignalen du: från pipeline A/D-omvandlaren enligt formeln (alla enhets- segment antas vara kalibrerade): K-l Du! I du! + Ö-ut = du! + Zåugk k=l där 511: är den totala korrigeringen, Du: är den korrigerade digitala utsignalen från pipeline, och 614m Z :åigk (_ Om är det (signalberoende) korrigeringsvärdet inbegripande kalibreringskoefñci- enten för varje enskilt enhetssegment i pipelinesteg k. D/A-omvandlarens omkopplingskodvärde stk tillhörande varje omkopplare i i steg k bestämmer huruvida Ögk ska adderas eller subtraheras.
Fig. 12 är ett blockdiagram över en exemplifierande utföringsform av korri- geringsenhetema under normal användning av den kalibrerade pipeline A/ D- omvandlaren. De enskilda korrigeringarna Ötk hämtas från minnet 34 och kombineras med det aktuella omkopplingstillståndet för att erhålla korrekt tecken (+ eller -). Därefter adderas korrigeringarna för varje steg samman i ett adderarnät 60 i varje kalibrerat steg. Därpå adderas korrigeringarna för varje steg ihop i en adderare 62 för att bilda den fullständiga korrigeringen Öur.
Slutligen adderas denna korrigering till A/ D-omvandlarens utsignal din. 10 15 20 25 516 799 ao u u u u v ø u | o u n o o o o nu 16 Det ska noteras att omkopplingstillstånden kan ändras mellan sampel även om samplen representerar samma kod (dynamisk elementmatch- ning/ scrambling). Enligt en väsentlig egenskap hos uppfinningen är detta emellertid acceptabelt, eftersom omkopplingstillstånden beaktas i själva korrigeringen. Således kan, i motsats till enligt teknikens ståndpunkt, samma kod vara kopplad till olika korrigeringar beroende på enhetssegmentens omkopplingstillstånd.
Fig. 13 är en exemplifierande utföringsform av metoden för kalibrering och korrigering i enlighet med uppfinningen. Steg S1 väljer det första enhetsseg- mentet hos det första pipelinesteg som ska kalibreras. Steg S2 sätter insigna- len hos det valda steget till noll. I steg S3 kopplas det valda enhetssegmentet om till Vfefa Steg S4 bildar “+gri.ippen” och “-gruppen” med enhetssegment.
Därefter mäter steg S5 d+. Steg S7 kopplar om det valda segmentet till Vref.
Sedan mäter steg S7 d-. Steg S8 beräknar och lagrar det valda enhetsseg- mentets kalibreringskoefficient. Steg S9 prövar huruvida detta är det sista enhetssegmentet i det valda steget. Om så ej är fallet väljer steg S10 nästa enhetssegment och återvänder till steg S3. Om det å andra sidan är det sista enhetssegmentet i steget prövar steg S11 huruvida det valda pipelinesteget är det sista som ska kalibreras. Om så ej är fallet väljer steg S12 nästa pipeline- steg och återvänder till steg S2. Annars avslutas kalibreringen av A/ D- omvandlaren i steg S 13.
Fackmannen inser att olika modifieringar och förändringar av uppfinningen kan göras utan avvikelse från dess ram, vilken definieras av bifogade krav. 10 15 20 25 30 [ll [2] [3] [4] [ö] [7] [8] 516 799 17 REFERENSER S. H. Lewis och R. Gray, “A Pipelined 5-Msample/ s 9-bit Analog-to- Digital Converter”, IEEE J. Solid-State Círc., sid. 954-961, vol. SC-22, nr. 12, dec. 1987.
C. S. G. Conroy, D. W. Cline och P. R. Gray, “An 8-b 85-MS/s Paralle- Pipeline A/ D Converter in I-um CMOS", IEEE J. Solid-State Circ., sid. 447-454, vol. 28, nr. 4, apr. 1993.
I. Galton och P. Carbone, “A Rigorous Error Analysis of D /A Conver- sion with Dynamic Element Matching", IEEE Trans. Circ. Syst.- II, sid. 763-772, vol. 42, nr. 12, dec. 1995.
I. Galton, “Spectral Shaping of Circuit Errors in Digital-to-Analog Converters”, IEEE Trans. Circ. Syst.- II, sid. 808-817, vol. 44, nr. 10, okt. 1997.
EP O 889 596 A2, Harris Corporation (T.-H. Shu och G. E. von Dolte- ren), “Method and apparatus for calibrating integrated circuit analog- to-digital converters”.
H.-S. Lee och D. Hodges, “Self-Calibration Technique for A/ D Conver- ters”, IEEE Trans. Circ. Syst., sid. 188-190, vol. CAS-30, nr. 3, mars 1983.
J. Goes, J. C. Vital och J. E. Franca, “A CMOS 4-bit MDAC with Self- Calibrated 14-bit Linearity for High-Resolution Pipelined A/ D Conver- ters”, 1996 Custom Integrated Circ. Conf., sid. 105-108, IEEE.
E. G. Soenen och R. L. Geiger, “An Architecture and an Algorithm for Fully Digital Correction of Monolithic Pipelined ADC's”, IEEE Trans.
Circ. Syst.- II, sid. 143-153, vol. 42, nr. 3, mars 1995, IEEE. 10 15 20 25 30 [9]
[10]
[11]
[12]
[13]
[14]
[15]
[16] 516 799 u n ø n Q u ø v u o » o v o ø o nu 18 US Pat. 5.196.851, Samsung Electronics Co (uppfinnare: C. B. Patel och T. Meyer), “Linearizing non-linear analog-to-digital process and circuit”.
US Pat. 5.594.612, Crystal Semiconductor Corporation (uppfinnare: W. S. Henrion), “Analog-to-digital converter with digital linearity cor- rection”.
US Pat. 5.361.067, Motorola Inc (uppfinnare: D. T. Pinckley), “Digital linearization calibration for analog-to-digital converter”.
EPO 460 840 A2, General Electric Company (uppfinnare: D. B.
Ribner), “Digital error correction system for subranging analog-to- digítal converters”.
US Pat. 5.499.027, Massachusetts Institute of Technology (uppfinnare: A. N. Karanicolas och H.-S. Lee), “Digitally self-calibrating pipeline analog-to-digital converter”.
US Pat. 5.331.321, Nokia Mobile Phones Ltd (uppfinnare: P. Manno- nen), “A/ D converter and D/A converter employing a rodix smaller than a two, and calibration thereof”.
WO 94 /2737 3, Analog Devices Incorporated (uppfinnare: H.-S. Lee), “Algorithmic A/ D converter with digitally calibrated output”.
WO 96/ 15593, National Semiconductor Corporation (uppfinnare: I. E.
Opris och L. D. Lewicki), “Radix 2 architecture and calibration techni- que for pipelined analog to digital converter”. 10
[17]
[18]
[19] 516 799 o o o u o o s ø I v n o n a c o o o nu 19 EP O 930 715 A2, Texas Instruments Incorporated (uppfinnare: K.
Nagaraj), “Digital self-calibration scheme for a pipelined A/ D conver- 7! ter .
US Pat. 5.870.041, Massachusetts Institute of Technology (uppfinnare: H.-S. Lee och E. Joe), “Analog-to-digital converter With digital compen- sation”.
WO 99 / 34516, Maxim Integrated Products Inc (uppfinnare: B. J.
McCarro11 och C. Rahim), “Digital calibration for analog-to-digital con- verters with implicit gain proration”.

Claims (14)

f: -.e_,,_ 10 15 20 25 30 516 799 u n u n o c r | Q ø | u u n n ø en 20 PATENTKRAV
1. Ett förfarande för kalibrering av ett pipelinesteg i en pipeline A/ D- omvandlare med flera bitar/ steg, kännetecknat av stegen: omkoppling av en uppsättning D / A-omvandlarenhetssegment i nämnda steg till förutbestämda tillstånd för bildande av en första digital signal från nämnda A/ D-omvandlare; omkoppling av ett förutbestämt enhetssegment i nämnda uppsättning till dess komplementära tillstånd, varvid tillstånden hos de andra enhetsseg- menten i nämnda uppsättning hålls oförändrade, för bildande av en andra digital signal från nämnda A/ D-omvandlare; associering av nämnda förutbestämda enhetssegment med en kalibre- ringskoefficient som representerar avvikelsen hos differensen mellan nämnda första och andra digitala signal från en förväntad differens mellan nämnda första och andra digitala signal; och upprepning av de föregående stegen för varje enhetssegment som ska kalibreras.
2. Förfarandet enligt krav 1, kännetecknat av indelning av nämnda andra enhetssegment i två grupper, nämligen en första grupp i vilken alla enhetssegment befinner sig i ett gemensamt omkopplingstillstånd, och en andra grupp i vilken alla enhetssegment befinner sig i ett om- kopplingstillstånd komplementärt till nämnda gemensamma tillstånd.
3. Förfarandet enligt krav 2, kännetecknat av att nämnda första och andra grupp innefattar samma antal enhetselement.
4. Förfarandet enligt krav 1, 2, eller 3, kännetecknat av kalibrering av ett pipelinesteg genom att individuellt kalibrera dess enhetssegment med deras tillhörande kalibreringskoefficienter. 10 15 20 25 30 516 799 :sfifif==< .n n I n ø u ø n Q | - ø u u . u au 21
5. Förfarandet enligt krav 4, kännetecknat av bildande av en pipelinestegskorrigering sampel för sampel genom att ackumulera nämnda kalibreringskoefficienter med tecken som beror av de aktuella omkopplingstillstånden hos de tillhörande enhetssegmenten.
6. Förfarandet enligt något av föregående krav, kännetecknat av medelvär- desbildning av varje kalibreringskoefñcient över flera sampel.
7. Förfarandet enligt något av föregående krav, kännetecknat av att kombine- ra kalibrering med dynamisk elementmatchning.
8. En anordning för kalibrering av ett pipelinesteg i en pipeline A/ D- omvandlare med flera bitar/ steg, kännetecknad av: organ (30) för omkoppling av en uppsättning D/A- omvandlarenhetssegment i nämnda steg till förutbestämda tillstånd för bildande av en första digital signal från nämnda A/ D-omvandlare; organ (30) för omkoppling av ett förutbestämt enhetssegment i nämnda uppsättning till dess komplementära tillstånd, varvid tillständen hos de andra enhetssegmenten i nämnda uppsättning hålls oförändrade, för bildande av en andra digital signal från nämnda A / D-omvandlare; organ (30, 32, 34) för associering av nämnda förutbestämda enhetsseg- ment med en kalibreringskoefficient som representerar avvikelsen hos diffe- rensen mellan nämnda första och andra digitala signal från en förväntad differens mellan nämnda första och andra digitala signal; och organ (30, 32, 34) för upprepning av de föregående stegen för varje en- hetssegment som ska kalibreras.
9. Anordningen enligt krav 8, kännetecknad av organ (30) för indelning av nämnda andra enhetssegment i två grupper, nämligen en första grupp i vilken alla enhetssegment befinner sig i ett gemensamt omkopplingstillstånd, och 10 15 20 25 516 799 en o o v o o ø n n q n | | - o uu 22 en andra grupp i vilken alla enhetssegment befinner sig i ett om- kopplingstillstånd komplementårt till nämnda gemensamma tillstånd.
10. Anordningen enligt krav 9, kännetecknad av organ (30) för att innefatta samma antal enhetselement i nämnda första och andra grupp.
11. Anordningen enligt krav 8, 9 eller 10, kännetecknad av organ (30, 32, 34, 60) för kalibrering av ett pipelinesteg genom att individuellt kalibrera dess enhetssegment med deras tillhörande kalibrerings- koefficienter.
12. Anordningen enligt krav 11, kännetecknad av organ (30, 32, 34, 60) för bildande av en pipelinestegskorrigering sampel för sampel genom att ackumulera nämnda kalibreringskoefficienter med tecken som beror av de aktuella omkopplingstillstånden hos de tillhörande enhetssegmenten.
13. Anordningen enligt något av de föregående kraven 8-12, kännetecknad av organ (32, 40, 42, 44, 46, 48, 50) för medelvärdesbildning av varje kalibre- ringskoefficient över flera sampel.
14. Anordningen enligt något av de föregående kraven 8-13, kännetecknad av organ för att kombinera kalibrering med dynamisk elementmatchning.
SE0001486A 2000-04-25 2000-04-25 Ett förfarande och en anordning för kalibrering av A/D- omvandlare SE516799C2 (sv)

Priority Applications (8)

Application Number Priority Date Filing Date Title
SE0001486A SE516799C2 (sv) 2000-04-25 2000-04-25 Ett förfarande och en anordning för kalibrering av A/D- omvandlare
AT01924046T ATE282259T1 (de) 2000-04-25 2001-04-04 A/d-umsetzerkalibrierung
AU2001250713A AU2001250713A1 (en) 2000-04-25 2001-04-04 A/d converter calibration
PCT/SE2001/000738 WO2001084717A1 (en) 2000-04-25 2001-04-04 A/d converter calibration
EP01924046A EP1281240B1 (en) 2000-04-25 2001-04-04 A/d converter calibration
JP2001581423A JP4532808B2 (ja) 2000-04-25 2001-04-04 A/dコンバータの較正
DE60107075T DE60107075T2 (de) 2000-04-25 2001-04-04 A/d-umsetzerkalibrierung
US09/842,390 US6486807B2 (en) 2000-04-25 2001-04-25 A/D converter calibration

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SE0001486A SE516799C2 (sv) 2000-04-25 2000-04-25 Ett förfarande och en anordning för kalibrering av A/D- omvandlare

Publications (3)

Publication Number Publication Date
SE0001486D0 SE0001486D0 (sv) 2000-04-25
SE0001486L SE0001486L (sv) 2001-10-26
SE516799C2 true SE516799C2 (sv) 2002-03-05

Family

ID=20279405

Family Applications (1)

Application Number Title Priority Date Filing Date
SE0001486A SE516799C2 (sv) 2000-04-25 2000-04-25 Ett förfarande och en anordning för kalibrering av A/D- omvandlare

Country Status (8)

Country Link
US (1) US6486807B2 (sv)
EP (1) EP1281240B1 (sv)
JP (1) JP4532808B2 (sv)
AT (1) ATE282259T1 (sv)
AU (1) AU2001250713A1 (sv)
DE (1) DE60107075T2 (sv)
SE (1) SE516799C2 (sv)
WO (1) WO2001084717A1 (sv)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE522569C2 (sv) * 2001-02-27 2004-02-17 Ericsson Telefon Ab L M Dynamisk elemetanpassning i a/d-omvandlare
US6700524B2 (en) * 2001-09-27 2004-03-02 Matsushita Electric Industrial Co., Ltd. A/D converter for performing pipeline processing
US6563445B1 (en) * 2001-11-28 2003-05-13 Analog Devices, Inc. Self-calibration methods and structures for pipelined analog-to-digital converters
US7281140B2 (en) * 2001-12-28 2007-10-09 Intel Corporation Digital throttle for multiple operating points
JP2003298418A (ja) * 2002-03-29 2003-10-17 Fujitsu Ltd 誤差自動較正機能付きアナログ/ディジタル変換器
US6611222B1 (en) * 2002-06-03 2003-08-26 Charles Douglas Murphy Low-complexity high-speed analog-to-digital converters
US6784824B1 (en) * 2002-08-29 2004-08-31 Xilinx, Inc. Analog-to-digital converter which is substantially independent of capacitor mismatch
US6784814B1 (en) * 2003-03-07 2004-08-31 Regents Of The University Of Minnesota Correction for pipelined analog to digital (A/D) converter
US7587647B2 (en) * 2003-08-01 2009-09-08 Iowa State University Research Foundation, Inc. Method for testing analog and mixed-signal circuits using dynamic element matching for source linearization
JP4014553B2 (ja) * 2003-09-29 2007-11-28 三洋電機株式会社 アナログデジタル変換器
US6894631B1 (en) 2004-03-31 2005-05-17 Analog Devices, Inc. Pipeline ADC digital dithering for increased digital calibration resolution
TWI228875B (en) * 2004-04-09 2005-03-01 Realtek Semiconductor Corp Digitally self-calibrating pipeline ADC and method thereof
US7106230B2 (en) 2004-06-17 2006-09-12 Kenet, Inc. Analog to digital converter calibration via synchronous demodulation
US7187318B1 (en) * 2005-08-08 2007-03-06 National Semiconductor Corporation Pipeline ADC using multiplying DAC and analog delay circuits
US7439896B2 (en) 2005-09-08 2008-10-21 Marvell World Trade Ltd. Capacitive digital to analog and analog to digital converters
EP1770867B1 (en) 2005-09-08 2017-05-31 Marvell World Trade Ltd. Capacitive digital to analog and analog to digital converters
WO2007096920A1 (en) * 2006-02-27 2007-08-30 Stmicroelectronics S.R.L. Multistage analog/digital converter and method for calibrating said converter
US7688238B2 (en) * 2007-03-27 2010-03-30 Slicex, Inc. Methods and systems for calibrating a pipelined analog-to-digital converter
US7414564B1 (en) 2007-06-18 2008-08-19 Analog Devices, Inc. Enhanced-accuracy converter stages for pipelined signal converter systems
WO2013046353A1 (ja) * 2011-09-28 2013-04-04 ルネサスエレクトロニクス株式会社 パイプラインa/dコンバータ
US8344920B1 (en) 2011-09-29 2013-01-01 Hittite Microwave Norway As Methods and apparatus for calibrating pipeline analog-to-digital converters
US8941518B2 (en) 2012-02-14 2015-01-27 Hittite Microwave Corporation Methods and apparatus for calibrating pipeline analog-to-digital converters having multiple channels
CN103368570B (zh) * 2012-03-30 2016-08-17 上海华虹宏力半导体制造有限公司 流水线模数转换器的数字校正电路
US8736471B2 (en) 2012-08-22 2014-05-27 Hittite Microwave Corporation Methods and apparatus for calibrating stages in pipeline analog-to-digital converters
US9030342B2 (en) * 2013-07-18 2015-05-12 Analog Devices Global Digital tuning engine for highly programmable delta-sigma analog-to-digital converters
US9203426B2 (en) * 2014-04-07 2015-12-01 Analog Devices Global Estimation of digital-to-analog converter static mismatch errors
US9143146B1 (en) * 2014-09-08 2015-09-22 Lockheed Martin Corporation Reconfigurable wideband sub-ranging analog-to-digital converter
US9219490B1 (en) 2014-09-08 2015-12-22 Lockheed Martin Corporation Front end sample and hold circuit for a reconfigurable analog-to-digital converter
US9595974B1 (en) 2014-09-08 2017-03-14 Lockheed Martin Corporation Reconfigurable wideband sub-ranging analog-to-digital converter
US9088292B1 (en) 2014-09-08 2015-07-21 Lockheed Martin Corporation Clocking scheme for reconfigurable wideband analog-to-digital converter
JP6469496B2 (ja) * 2015-03-31 2019-02-13 ルネサスエレクトロニクス株式会社 半導体装置及びアナログデジタル変換回路のキャリブレーション方法
TWI607629B (zh) * 2017-01-16 2017-12-01 瑞昱半導體股份有限公司 管線化類比數位轉換器及其操作方法
CN110336561B (zh) * 2019-07-05 2021-02-05 中国电子科技集团公司第二十四研究所 一种流水线型模数转换器及其输出校正方法
US11599078B2 (en) * 2019-08-13 2023-03-07 Johnson Controls Tyco IP Holdings LLP Self-calibrating universal input port
US11424756B2 (en) 2020-08-31 2022-08-23 Texas Instruments Incorporated Successive approximation register analog-to-digital converter with embedded filtering

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5948571B2 (ja) 1979-01-29 1984-11-27 タケダ理研工業株式会社 アナログデジタル変換装置
JPS58181323A (ja) 1982-04-16 1983-10-24 Nippon Telegr & Teleph Corp <Ntt> 較正機能付きデジタルアナログ変換器
US5047772A (en) * 1990-06-04 1991-09-10 General Electric Company Digital error correction system for subranging analog-to-digital converters
FI86120C (sv) 1990-07-02 1992-07-10 Nokia Mobile Phones Ltd A/D- eller D/A-omvandlare, A/D- och D/A-omvandlarsystem samt kalibreri ngsförfarande för dessa
US5196851A (en) 1991-05-24 1993-03-23 Samsung Electronics Co., Ltd. Linearizing non-linear analog-to-digital process and circuit
US5361067A (en) 1992-11-30 1994-11-01 Motorola Inc. Digital linearization calibration for analog to digital converter
DE69426819T2 (de) 1993-05-12 2001-07-19 Analog Devices Inc., Norwood Algorithmischer analog-/digitalwandler mit digital kalibriertem ausgang
US5499027A (en) * 1994-02-24 1996-03-12 Massachusetts Institute Of Technology Digitally self-calibrating pipeline analog-to-digital converter
US5594612A (en) 1994-08-24 1997-01-14 Crystal Semiconductor Corporation Analog-to-digital converter with digital linearity correction
US5668549A (en) * 1994-11-10 1997-09-16 National Semiconductor Corporation Radix 2 architecture and calibration technique for pipelined analog to digital converters
US5642116A (en) 1995-03-06 1997-06-24 International Business Machines Corporation Self calibrating segmented digital-to-analog converter
KR0157122B1 (ko) 1995-12-23 1999-02-18 김광호 디지탈 보상형 아날로그 디지탈 변환기
US5861826A (en) 1997-06-30 1999-01-19 Harris Corporation Method and apparatus for calibrating integrated circuit analog-to-digital converters
US5977894A (en) 1997-12-31 1999-11-02 Maxim Integrated Products, Inc. Digital calibration for analog-to-digital converters with implicit gain proration
EP0930715A3 (en) 1998-01-15 2001-01-17 Texas Instruments Incorporated Digital self-calibration scheme for a pipelined a/d converter
US6127955A (en) * 1998-11-20 2000-10-03 Telefonaktiebolaget Lm Ericsson (Publ) Method and system for calibrating analog-to-digital conversion

Also Published As

Publication number Publication date
US6486807B2 (en) 2002-11-26
JP4532808B2 (ja) 2010-08-25
DE60107075D1 (de) 2004-12-16
SE0001486D0 (sv) 2000-04-25
WO2001084717A1 (en) 2001-11-08
US20020014982A1 (en) 2002-02-07
SE0001486L (sv) 2001-10-26
DE60107075T2 (de) 2005-04-07
AU2001250713A1 (en) 2001-11-12
JP2003533087A (ja) 2003-11-05
EP1281240A1 (en) 2003-02-05
EP1281240B1 (en) 2004-11-10
ATE282259T1 (de) 2004-11-15

Similar Documents

Publication Publication Date Title
EP1281240B1 (en) A/d converter calibration
KR970005828B1 (ko) 파이프 라인 구조의 다단 아날로그/디지탈 변환기
US8451151B2 (en) Successive approximation analog to digital converter with capacitor mismatch calibration and method thereof
KR100332243B1 (ko) 파이프라인형아날로그-디지탈변환기용기수2아키텍쳐및교정기법
US7187310B2 (en) Circuit calibration using voltage injection
US7142138B2 (en) Multi-step analog/digital converter and on-line calibration method thereof
US6958722B1 (en) SAR ADC providing digital codes with high accuracy and high throughput performance
EP0370661A2 (en) Self-calibrating pipelined subranging analog-to-digital converter
JP5795729B2 (ja) 多チャネル量子化器および量子化の方法
WO2003013002A1 (en) Pipeline analog-to-digital converter with on-chip digital calibration
JPH08149006A (ja) アナログ・ディジタル変換器
EP2761758A1 (en) Methods and apparatus for calibrating pipeline analog-to-digital converters
US8068045B2 (en) Calibration methods and structures for pipelined converter systems
CN117318714A (zh) 一种基于电容失配随机化非线性消除技术的高精度sar adc
US6664911B2 (en) Differential input A/D converter
KR20090032700A (ko) 파이프라인 아날로그-디지털 컨버터 및 그의 구동 방법
EP1366571A1 (en) A/d converter calibration test sequence insertion
EP2351225B1 (en) Pipelined ADC calibration
JP5526672B2 (ja) Ad変換器
US20090091483A1 (en) Flash analog to digital converter (adc)
JP2008182333A (ja) 自己補正型アナログデジタル変換器
US12592715B2 (en) Post-sampling selectable gain in sample and hold analog-to-digital converters
KR950004642B1 (ko) 투 스텝 병렬 아날로그/디지탈 변환기
Bernal et al. Digitally self-calibrated pipelined analog-to-digital converter
JPH0879078A (ja) 直並列型アナログ/ディジタル変換器