SU1001485A1 - Двоичный умножитель числа импульсов - Google Patents

Description

(5) ДВОИЧНЫЙ УМНОЖИТЕЛЬ ЧИСЛА ИМПУЛЬСОВ

1

Изобретение относитс  к вычислительной технике и может быть использовано в вычислительных устройствах , предназначенных дл  выполнени  операции подсчета числа импульсов с одновременным умножением результата на произвольное наперед заданное положительное натуральное число.

Известен двоичный умножитель числа импульсов, содержащий в каждом разр де триггер, элементы И, элементы ИЛИ 1.

Недостаток этого устройства заключаетс  в ограниченных Функциональных возможност х. Коэффициент умножени  может принимать только два фиксированных значени  ±5.

Известен двоичный умножитель числа импульсов, содержащий входную шину и М разр дов, первый разр д содержит триггер, каждый последующий разр д содержит триггер и элемент И в каждом разр де, кроме первого,

управл ющий вход триггера соединён с первым входом элемента И последующего разр да, второй вход элемента И которого соединен с пр мым выходом триггера предыдущего разр да выход элемента И соединен с входом управлени  триггера, первый и второй входы элемента И второго соединены соответственно с шиной потенциала логической единицы и с пр мым выходом триггере первого разр да , выходна  шина соединена со счетными входами триггеров разр дов J.

Недостаток известного устройства заключаетс  в ограничени х функцио- . нальных возможностей. Коэффициент умножени  может принимать только одно значение +1. .

Цель изобретени  - расширение функциональных возможностей устройства в части обеспечени  умножени  числа импульсов на любое натурное положительное число. Поставленна  цель достигаетс  тем, что в двоичный умножитель числа импульсов, содержащий входную шину и М разр дов, первый разр д со держит триггер, каждый последукнций разр д содержит триггер и первый эл мент М, в каждом разр де, кроме пер вого, управл ющий вход триггера сое динен с первым входом первого элемента И последующего разр да, второ вход первого элемента И которого со динен с пр мым выходом триггера пре дыдущего разр да, в каждом разр де , начина  с К-го,где К меньше М, выход первого элемента И соединен с управл ющим входом триггера, вход на  шина соединена со счетными вход ми триггеров, введены шины управлени , шины потенциалов логических нул  и единицы,в первый разр д вве- у ден коммутатор, а вхаждый разр д с второго по К-1 введены коммутатор , второй элемент И и три элемента НЕ, в каждом разр де с первого по К-1-й шины потенциалов логических нул  и единицы соединены соответственно с первым и вторым инфор1мационными входами коммутатора, вхо ды управлени  которого соединены с соответствующими шинами управлени , выход коммутатора соединен с управл ющим входом триггера, в каждом ра р де с второго по К-1-Й выход перво го элемента И соединен с третьим информационным входом коммутатора и соединен через первый элемент НЕс четвертым информационным входом ком мутатора, п тый.и шестой информационные входы которого соединены соответственно с выходом второго элемента И и с выходом второго элемента НЕ , вход которого соединен с выходом второго элемента И,первый вход которо соединен с первым входом первого элеме та И,второй вход которого соединен с входом третьего элемента НЕ, выход которого соединен с вторым входом вто рого элемента И, На чертеже приведен двоичный умн житель числа импульсов с коэффициентом умножени  +3. На чертеже обозначено триггеры 1в1-1 5; коммутаторы элеме ты И , элементы НЕ входна  шина 5; шины 6 и 7 потенциалов соответственно логических нул  и единицы; шины 8 управлени . Входна  шина 5 соединена со счетными входами триггеров входы управлени  которых соединены соответственно с выходами коммутаторов и с выходами элементов И 3 5 и , выходы коммутаторов 2иЗ и выход элемента И соединены соответственно с первыми входами элементов И , , , вторые входы которых соединены соот- ; ветственно с пр мыми выходами три1- герое шины 8 управлени  соединены с соответствующими входами управлени  коммутаторов , первый и второй информационные входы которых соединены соответственно с шинами 6 и 7 потенциалов логических нул , и единицы, третьи информационные входы коммутаторов. и соединены соответственно с выходами элементов . И и и соединены соответственно с входами элементов НЕ .и , выходы которых соединены соответственно с четвертыми информационными входами коммутаторов и ,п тые информационные входы которых соединены соответственно с выходами элементов И и и соединены , соответственно с входами i элементов НЕ и 5, выходы которых соединены соответст-венно с шестыми информационными входами коммутаторов и выходы коммутаторов и соединены соответственно с первыми входами элементов И и . вторые входы которых соединены с выходами элементов НЕ и , входы которых соединены соответственно с пр мыми выходами триггеров U-1 и . , На выходах коммутаторов, в зависимости от настройки по шинам 10, сформированы шесть функций, две из которых - потенциалы-логических нул  и единицы, а четыре остальных - функции от аргументов х.- и а.. , где х -д - Де л сигнал разрешени  на переключение i-ro триггера, а- - сигнал на пр мом выходе i-rb триггера. Приведенна  табл. 1 дает соответствие между номером состо ни  коммутатора и логической функцией на выходе коммутатора. Настройка коммутаторов в зависимости от заранее задаваемых коэффициентов производитс  в соответствии с табл.2.

Методом математической индукции (табл.2) расп|эостран етс  на любое количество строк (т.е. коэффициентов умножени ). Из табл.2 видно, что дл  любой строки, котора , в свою очередь, соответствует выбранному коэффициенту умножени , существует разр д, после которого настройка последующих разр дных коммутаторов посто нна  и равна 2.

Учитыва , что эта настройка соответствует реализации функции х а; (табл.и, очевидно, что дл  всех последующих разр дов умножител  устройства 2 межразр дного переноса реализуютс  элементами И,

Работу умножител  импульсов рассмотрим на примере режима умножител  на -ьЗ. В этом случае на шины 8 управлени  поданы управл ющие си|- налы (табл.2), которые бы переключали коммутаторы первого, второго и третьего разр дов соответственно

Состо ние коммутатора

О I111I

Пои

11-211

ll/jll

llrll

в первое, третье и п тое состо ние, а коммутаторы всех последующих разр дов - во второе состо ние. На выходах коммутаторов первого, второго и третьего разр дов будут соответственно следующие логические функции

Ч и х

XH ,- а всех последующих разр дов - функции ,. При настройке коммутаторов , и

вышеописанным образом триггеры устройства на фиг. 1 будут последовательно при поступлении тактовых импульсо в по шине 8 принимать следующие состо ни : 00000, 11000, 01100,

10010, 10010, 00110, 11110,01001 ИТД-.

Таким образом, устройство производит умножение каждого очередного импульса на коэффициент 3 и суммирует результат, причем при изменении коэффициента умножени  требуетс  переключение коммутаторов в соотв -тствии с табл.2.

Таблица 1

Логическа  функци  на выходе коммутатора

а.

N

N Таблица 2

100НВ58

продолжение .2 Разр ды Состо ние коммутаторов в Коэффи-.умножител  циент умноЧ жени  N. 123

Claims (1)

1. Формула изобретени 

   Двоичный умножитель числа импульсов , содержащий входную шину и М разр дов , первый разр д содержит триггер , каждый последующий разр д содержит триггер и первый элемент И, в каждом разр де, кроме первого, управл ющий вход триггера соединен с первым входом первого элемента И последующего разр да, второй вход первого элемента И которого соединен с пр мым выходом триггера предыдущего разр да, в каждом разр де, начина  с К-го, где К меньше М, выход первого элемента И соединен с управл ющим входом триггера, входна  шина соединена со счетными входами триггеров, отличающийс  тем, что, с целью расширени  функциональных возможностей , в него введены шины управлени , шины потенциалов логических нул  и единицы, в первый разр д введен коммутатор, а в каждый разр д с второго по К-1 введены коммутатор, второй элемент И и три элемента НЕ, в каждом разр де с первого по К-1-й шины потенциалов логических нул  и единицы соединены соответственно с первым и вторым информационными вхо100U8510 ,

   Продолжение табл. 2

   дами коммутатора, входы управлени  которого соединены с соответствующими шинами управлени , выход коммутатора соединен с управл ющим входом триггера, в каждом разр де с второго

   по К-1-й выход первого элемента И соединен с третьим информационным входом коммутатора и соединен через первый элемент НЕ с четвертым информационным входом коммутатора, п тый

   и шестой информационные входы которого соединены соответственно с выходом второго элемента И и с выходом второго элемента НЕ, вход которого соединен с выходом второго элемента

   И, первый вход которого соединен с первым входом первого элемента И, второй вход которого соединен с входом третьего элемента НЕ, выход которого соединен с вторым входом второго элемента И, ,

   Источники информации, прин тые во внимание при экспертизе

   1,Авторское свидетельство СССР № 6600Д8, кл. Н 03 К 23/00, 1976.

   2,Букреев И, Н, и др. Микроэлектронные схемы цифровых устройств, М., Советское радио, 1975, с.168, рис. Б. (прототип). разр дах двоичного