SU1002979A1 - Помехоустойчивый цифровой фазометр - Google Patents

Description

Изобретение относитс  к фазометрии и может использоватьс  при проведении измерений в услови х помех.

Известен, помехоустойчивый цифровой фазометр, содержащий триггерный преобразователь аналог-код, включающий в себе формирующие устройства, управл емый триггер, квантующий генератор, делитель частоты, триггер, ключевые схемы, счетчик, узел управлени  формирователем , содержащий три триггера и ключевую схему, блок анализа области значений измер емого сдвига фаз, содержащий элементы совпадени , ключевой элемент и элемент ИЛИ, триггер и узел коррекции результатов измерени  . состо щий из элемента совпадений и ключевой схемыД11.

Недостатком этого помехоустойг чивого цифрового фазометра  вл етс  его относительно высока  сложность, относительно низкое быстродействие, а также невозможность его использовани  дл  измерени  фазовых сдвигов узкополосных случайных процессов.

Известен помехоустойчивый цифровой фазометр I содержащий первый и второй дискриминаторы пол рности, входы которых .соединены соответственно с первым и вторым входами помехоустойчивого цифрового фазометра, генератор опорных импульсов, первый и второй элементы совпадени , триггер, блок усреднени  и блок регистрации, входы которого соединены с выходами блока усредкени  2.

Недостатками известного помехоустойчивого цифрового фазометра  вл ютс  низкое быстродействие измерени  и отно10 сительно низка  точность измерени  в , услови х помех.

Целью изобретени   вл етс  повышение точности и быстродействи .

Поставленна  цель достигаетс 

15 тем, что в помехоустойчивый цифровой фазометр ..содержащий первый и второй дискриминаторы пол рности, генератор опорных импульсов, первый и второй элементы совпадени , триггер,

Claims (3)

1. 20 блок усреднени  и блок регистрации, входы которого соединены с выходами блока усреднени , введены умножитель частоты, делитель частоты, формирователь , первый и второй счетчики, ре. 25 ,гистр сдвига и первый и второй элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, причем Первые входы первого и второго элементов ВСКЛЮЧАЮЩЕЕ ИЛИ соединены с выходом первого дискриминатора пол рности, 30 второй вход первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с выходом второго дидкриминатора пол рности и информационным входом регистра сдвига, выход которого соединен с вторым входом второго элемента ИКЛЮЧАЮЦЕЕ ИЛИ, выходы первого и второго элемен тов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены с пео;выми входами соответственно первого и второго элементов совпадени , вторые входы которых соединены с тактовым входом регистра сдвига, выходом умножител  частоты и входом делител  частоты/ выход которого соединен с входом формировател , управл ющим входом умножител  частоты и тактовым входом блока усреднени , информационные входы которого соединены с выходами первого счетчика, сч.етный вход которого соединен с выходом первого элемента совпадени , знаковы вход блока усреднени  соединен с выходом триггера, информационный вход которого соединен с выходом переноса второго счетчика, счетный вход которого соединен с выходом второго элемента совпадени , выход формировател соединен с входами сброса первого и второго счетчиков, триггера и управл ющим входом блока усреднени , выход генератора опорных импульсов соедине с тактовым входом умножител  частоты Умножитель частоты содержит разностный счетчик и вычитающий счетчик с регулируемым коэффициентом пересче та , управл ющие входы которого соединены с выходами i разностного счетчика , .входы вычитани  и суммировани  которого  вл ютс  соответственно информационным и управл ющим входами умножител  частоты, выход которого  вл етс  выходом вычитающего счетчика с регулируемым коэффициентом пересчета, тактовый вход которого  вл етс  тактовым входом умножител  частоты. Блок усреднени  содержит комбинационный сумматор, регистр, сдвигатель кодов и вспомогательный делитель , выход которого  вл етс  управл ющим выходом блока усреднени , который соединен с входом сброса регистра , информационные входы которого соединены с выходами комбинационного сумматора, знаковый вход и перва  группа входов котррого  вл ютс  соответственно знаковым и информацио ными входами блока усреднени , тактовый вход которого  вл етс  тактовы входом регистра, управл ющий вход блока усреднени   вл етс  счетным входом Вспомогательного делител , вы ходы регистра соединены с второй группой входов комбинационного сумматора и входами сдвигател  кодов, выходы которого  вл ютс  выходами блока усреднени . / На чертеже показана структурна  схема помехоустойчивого цифрового фазометра. Помехоустойчивый цифровой фазометр содержит первый 1 и второй 2 дискриминаторы пол рности, генератор 3 опорных импульсов, первый 4 и второй 5 элементы совпадени , триггер б, блок 7 усреднени  и блок 8 регистрации, умножитель 9 частоты, делитель 10 частоты, формирователь 11, первый 12 и второй 13 счетчики, регистр 14 сдвига и первый 15 и второй 16 элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, умножитель 9 частоты содержит разностный счетчик 17 и вычитающий счетчик 18 с регулируемым коэффициентом пересчета. Блок 7 усреднени  содержит комбинационный сумматор 19, регистр 20, сдвигатель 21 кодов и вспомогательный делитель 22. Помехоустойчивый цифровой фазометр работает следующим образом. Исследуемые сигналы, сдвиг фаз между которыми следует определить, подаютс  на первый и входы устройства. На управл ющий вход помехоустойчивого цифрового фазометра подаетс  сигнал с частотой исследуе .. Если хот  бы один мых сигналов из исследуемых сигналов не содержит случайной составл ющей, характеризующей воздействие помехи, в качестве опорного сигнала можно использовать выходной сигнал дискриминатора пол рности, вход которого соединен с входом, на который подан исследуемый сигнал без случайной составл ющей . Если это условие не выполн етс , , например, если проводитс  измерение сдвига фаз между узкополосными случайными сигналами, поступающими от виброакселерометров, установленных на исследуемом вращающемс  объекте, в качестве опорного сигнала можно ис-. пользовать сигнал от датчика оборотной частоты, установленного на объекте . Умножитель 9 частоты обеспечивает получение на его выходе равномерно распределенных импульсов с частотой , в N раз превышающей опорную частоту на его информационном входе, причем N определ етс  частотой сигналов , поступающих на управл ющий вход умножител  9 частоты с выхода делител  10 частоты, котора  в N раз меньше частоты импульсов на выходе умножител  9 частоты. Таким Образом, коэффициент умножени  N равен коэффициенту делени  частоты 10 делител  . В установившемс  режиме частота импульсов на обоих входах разностного счетчика 17 одинакова и код, , зафиксированный этим счетчиком на его выходах и определ ющий коэффи циент делени  вычитающего счетчика 18, не измен етс . Если частота спорных импульсов увеличитс  (уменьшитс ), код на выходах разностного счетчика уменьшитс  (увеличитс , что вызовет увеличение (уменьшение частоты импульсов на выходе вычитающего счетчика 18, так как уменьшаетс  (увеличиваетс  ) его коэффициент делени . Это обеспечивает увеличение (уменьшение ) частоты импульсов на выходе делител  10, и устройство переходит в установившийс  режим рабо ты,- Коэффициент делени  частоты импульсов делител  10 определ ет точность определени  фазового сдвига и равен , где йЧ- дискретность оп ределени  оценки фазового сдвига в радианной мере. Аналогично дл  получени  оценки -180 где в градусной мере N дискретность определени  оценки фазового сдвига в градусной мере. Например, если оценка фазового сдвига проводитс  с точностью (дискретностью в 1°, то коэффициент делени  делител  10N 180. Коэффициен пересчета первого счетчика 12 должен превышать N, а коэффициент пересчет второго счетчка 13 и длина (количест во разр дов ) регистра 14 сдвига долж ны быть равным/2;. Исследуемые сигналы с выходов первого 1 и второго 2 дискриминаторов пол рности поступают на входы первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 15 который обеспечивает выделение моме тов времени, характеризующихс  разной пол рностью исследуемых сигнало что приводит к по влению единичного логического сигнала на выходе пёр ,вого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 15. Этот единичный логический сигнал, поступа  на вход первого элемента 4 совпадени , разрешает прохождение через него импульсов с выхода умножител  9 частоты, которые считают- с  первым счетчиком 12. Так как Изм рение оценки фазового сдвига подводитс  в течение полупериода, в счет чике 12 фиксируетс  код, характериз ющий длительность несовпадени  знаков входных сигналов в относительны единицах, т.е. по существу модуль фазового сдвига Ч независимо от последовательности переходов исследуемых сигналов через нулевое значение . Логический сигнал с выхода одног из дискриминаторов 1 пол рности подаетс  на первый вход второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 16, на второй вход которого подаетс  логический сигнал с выхода второго дискриминатора пол рности, задержанный на чет верть периода регистра 14 сдвига. Выходной сигнал второго элемента ИС КЛЮЧАЮЩЕЕ ИЛИ 16 управл ет вторым элементом совпадени , который обесп чивает пропускание импульсов с выхо да умножител  9 частоты на счетный ход второго счетчика 13, причем, сли за врем  получени  данной оцени фазового сдвига на его вход постуит более N/2 импульсов, на выходе того счетчика формируетс  сигнал переноса, который перебрасывает триггер б, выходной сигнал которого хаактеризует знак получаемой оценки фазового сдвига. Получаемые оценки модул  фазового сдвига с учетом знака накапливаютс  в регистре 20 блока 7 усреднени  путем суммировани  с ранее накопленными результатами с помощью сумматора 19. Кажда  оценка фазового сдвига начинаетс  и оканчиваетс  по влением сигнала на выходе делител  10, по которому проводитс  запись в регистр 20 очередного значени  суммы и запуск формировател  11 импульса, который обеспечивает формирование импульса сброса счетчиков 12 и 13 и триггера 6. Этот импульс также увеличивает на единицу состо ние вспомогательного делител  22, коэффициент делени  которого равен числу усредн емых оценок и по достижении этого числа на выходе вспомогатель;ного делител  22 по вл етс  сигнал, разрешающий считывание информации в блок 8 регистрации, а по заднему фронту - очистку регистра 20. Так как число устран емых оценок удобно выбрать из р да 2, 4, 8, 16 и т.д., т.е. целой степени числа 2, операци  делени , необходима  дл  получени  среднего значени , сводитс  к сдвигу кода, дл  чего используетс  сдвигатель 21 кодов. Помехоустойчивый цифровой фазометр обеспечивает получение одиночных и усредненных оценок фазового сдвига сигналов независимо от последовательности их переходов через нулевые значени  из-за воздействи  поjMex , что обеспечивает проведени  из;мерений фазовых сдвигов сигналов в присутствии шумов, в частности узкополосных случайных сигналов, при относительно небольших аппаратурных затратах. Формула изобретени  1. Помехоустойчивый цифровой фа- . зометр, содержащий первый и второй дискриминаторы пол рности, генератор опорных импульсов, первый и второй элементы совпадени , триггер, блок усреднени  и блок регистрации, входы которого соединены с выходами блока усреднени , отличающийс  тем, что, с целью повышени  точности и быстродействи , он снабжен умножителем частоты, делителем частоты, формирователем, первым и вторым счетт чиком, регистром сдвига, первым и вторым элементом ИСКЛЮЧАЮЩЕЕ ИЛИ, причем первые входы первого и второго -элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соедиН; ны с выходом пврвого дискриминатора пол рности, второй вход первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с выходом второго дискриминатора пол рности и информационным входом регистра сдвига, выход которого аоединен с вторым входом второго элемента ИСКЛЮЧАКЩЕЕ ИЛИ, выходы первого и второго элементов ИСКЛЮЧАКЯДЕЕ ИЛИ соединены с первыми,входами соответствен но первого и второго элементов совпадени , вторые входы которых соединены с тактовым входом регистра сдвига , выходом умножител  частоты и входом делител  частоты, выход которого соединен с входом формировател  управл ющим входом умножител  частоты и тактовым входом блока усреднени  информационные входы которого соеди иены с выходами первого счетчика, счетный вход которого соединен с вы2СОДОМ первого элемента совпадени , знаковый вход блока усреднени  соединен с выходом триггера, информационнь вход которого соединен с выходом переноса второго счетчика, счетный вход которого соединен с выходом второго элемента совпадени , выход формировател  соединен с входами сброса первого и второго счетчиков, триггера и управл ющим входом блока усреднени , выход генератора опорных импульсов соединен с тактовым входом умножител  частоты.
2. 2. Фазометр по п.1, о т л.и ч.а ющ и с   тем, что умножитель частотысодержит .разностный счетчик тающий счетчик с регулиремым коэффици ентом, пересчета, управл ющие входы которого соединены с выходами разностного счетчика, входы вычитани  и суммировани  которого  вл ютс  соответственно информационным и управл ю щим входами умножител  частоты, выход которого  вл етс  выходом вычитающего счетчика с регулируемым коэффициентом пересчета, тактовый вход которого  вл етс  тактовым входом умножител  частоты.
3. 3. Фазометр по.п.1, о т л и ч аю щ и и с   тем, что блок усреднени  содержит комбинационный сумматор, регистр, сдвигатель кодов и вспомогательный делитель, выход которого  вл етс  управл ющим выходом блока усреднени , который соединен с входом сброса регистра, информационные входы которого соединены с выходами комбинационного сумматора, знаковый вход и перва  группа входов которого  вл ютс  соответственно знаковым и информационньлм входами блока усреднени , тактовый вход которого  вл етс  тактовым входом регистра, управл ющий вход блока усреднени   вл етс  счетным входом вспомогательного делител , выходы регистра соединены с второй группой входов комбинированного сумматора и входами сдвигател  кодов, выходы которого  вл ютс  выходами блока усреднени . Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 421947, кл. d 01R 25/00, 1972. 2,Контрольно-измерительна  техника . Львов,Вйща школа, 1976, . с. 116-121.