SU1005193A1 - Запоминающее устройство с самоконтролем - Google Patents

Description

Изобретение относитс  к вычислительной технике и может быть использовано при создании надежных быстродействукмдих систем пам ти на базе больших интегральных микросхем пам ти со словарной организацией.

Известно запоминающее устройство, в котором дл  автоматического исправлени  ошибок, возникающих из-за отказов интегральных микросхем пам ти (ПМП), данные кодируютс  помехоустойчивым кодом 1 .

Однако эти устройства требуют большого числа дополнительных разр дов элементов пам ти при коррекции 4, 8 отказов в слове, а также сложных кодирующих и декодирующих схем. .

Наиболее близким техническим решением к изобретению  вл етс  запоминающее устройство, содержащее накопитель , первые входы которого соединены с выходами адресного блока, вторые входы накопител  соединены с шинами записи и входами блока кодировани , третьи входы накопител  соединены с выходами блока кодировани , первые и вторые выходы накопител  соединены с входами блока контрол  и первыми входами сумматоров по модулю два, выходы блока контрол  соединены с входами элемента ИЛИ и первыми входами первых элес ментов И, вторыми входами соединена ных с выходами элемента ИЛИ, выходы первых элементов И соединены с вторыми входами сумматоров по модулю два, выходами соединенных с 0 выходами устройства 23.

Такое устройство позвол ет исправить одиночный блок ошибок длины 8, однако требует при обнаружении ошибки повторной записи в накопитель инвертированного слова и повторного

15 считывани  информации. Это снижает быстродействие устройства. Кроме, , того, при коррекции ошибок из-за отказа НМЛ не учитываетс  тот факт, что отказ приводит к по влению еди20 ничных сигналов на выходах .

Целью изобретени   вл етс  повышение быстродействи  устройства.

Поставленна  цель достигаетс  тем, что запоминающее устройство с.

25 самоконтролем, содержгицее накопитель , входы первой группы которого подключейы к. выходам адресного Сло-. ка, входы второй группы накопител  подключены ко входам шифратора и

Claims (1)

1. 30  вл ютс  входами устройства,- выходы имфратора noflKJnoqeHfcj ко входам третьей группы накопител , выходы первой к /второй групп которого подключены к входам блока контрол  выхо,цы блока контрол  подключены ко входам элемента ИЛИ и к первым входам соответствующих элементов И первой группы, выход элемента ИЛИ подключен ко вторым входам элементов И первой группы, выходы которы подключены к первым входам соответ ствующих сумматоров по модулю два, вторые входы сумматоров по модулю два подключены к соответствующим выходам первой группы накопител , выходы сумматоров по модулю два  в л ютс  выходами устройства, дополнительно содержит вторую группу эл ментов И, входы которых подключены к соответствующим входам первой гр пы накопител , выходы элементов И второй группы подключены ко входам четвертой группы накопител , и третью группу элементов И, одни вх ды которых подключены к соответств ющим выходам первой группы накопител , другие входы элементов И третье группы подключены к соответствующим выходам третьей группы накопител , выходы элементов И третьей группы подключены к третьим входам соответствующих элементов И первой груп пы. На чертеже приведена структурна  схема запоминающего устройства с самоконтролем. Запоминающее устройство с самоконтролем содержит адресный блок 1 первую группу входов 2 накопител , накопитель 3, входы 4 устройства, шифратор 5, вторую группу элементов И б, третью группу входов 7 и четвертую группу входов 8 накопител , первую группу выходов 9 и вторую группу выходов 10 накопител , блок контрол , сумматоры 12 по модулю два, первую группу элементов И 13, третью группу выходов 14 накопител  выходы 15 блока контрол , элемент ИЛИ 16, элементы И 17 первой группы выход 18 элемента ИЛИ, выходы 19 элементов И первой группы и выходы 20 устройства. Шифратор 5 и блок 11 контрол  состоит из сумматоров по модулю два. Устройство позвол ет исправить одиночные в кратные отказы в каждом слове накопител  из-за отказа ИМП с единичными сигналами на выходах при наличии b -f е дополнительных разр д и высоком быстродействии устройства ,где - число информационных разр дов в слове. В режиме записи информации устройство работает следующим образом. Двоичное кодовое слово длины К + Ь , ервые ( п - число микросхем ам ти) разр дов которого  вл ютс  нформационным, а последние Ь раз дов контрольными, через входы 4, помещаетс  в накопитель 3 по адесу , поступающему через шины 2 из дресного блока 1. В шифраторе 5 роисходит вычисление контрольных имволов путем суммировани  по модую два и блоков по b разр дов в кажом . Одновременно по этому же адреу в накопитель по входам 8 заносит  дл  хранени  информаци  с выходов лементов И 6. Эта информаци  указыает подлежит ли хранению в какойибо микросхеме пам ти данного слова диничный блок информации. Пример ; Пусть 1с 16, b 4, п 16, е п 4, т.е. -4-4, при построении накопител  с длиной слова в 1,6 ;разр дов используетс  четыре ИМП с четырьм  шинами записи-считывани  кажда  и пусть в накопитель записываетс  информаци  1000 1100 0010 1111. Тогда в контрольные разр ды записываетс  информаци  1001, так как 1000 1100 0010 1111 1001 по модулю два, ав контрольные разр ды записываетс  информаци  0001, так как только в четвертом блоке записи подлежит единичное слово. Таким образом, в накопитель заноситс  слово 1000 1100 0010 1111 1001 0001. В режиме считывани  информации выходные данные по шинам 9, 10, 14 подаютс  на блок 11 контрол  и одновременно на элементы И 13. Блоком 11 вырабатываетс  признак (синдром), который равен нулю, если ошибок нет в (Js + b) разр дах, и не равен нулю в противном случае. Если в считываемом слове ошибок нет, то на выходе 18 элемента ИЛИ 16 будет нулевой сигнал, который установит на выходг1х элементов И 17 нулевые сигналы. Тем самым на выходы 20 устройства поступ т сигналы с 1с информационных разр дов с выходов 9 накопител  через сумГ аторы 12 без изменени . Если в считываемом слове в (k-t+ Ъ } разр дах имеютс  ошибки в b разр дах из-за отказа, любой одной ИМП, что приводит к по влению на выходах отказавший НМЛ единичных с налов, то на выходах 15 блока 11 б дет ненулевой сигнал, а на выходе 18элемента ИЛИ 16 - единичный сиг нал. Кроме того, единичный сигнал по витс  на одном из выходов 19 элемента И 13, поскольку на выхода 9 у отказавшей НМЛ накопител  3 будут единичные сигналы, а на инвертирующем входе элемента И 13 нулевой сигнал. Единичный сигнал с выхода 19 элемента И 13 откроет со ответствующие элементы И 17, относ щиес  к отказавшим разр дам. Эти же элементы И 17 будут открыты по другому входу единичным сигналом с выхода 18 элемента ИЛИ 16, на выхо дах соответствующих элементов И 17 по в тс  сигналы, отображающие ненулевой синдром. При сложении на с маторах 12 по модулю два этого син рома с информацией, относ щейс  к этому блоку {единичной информацией ), происходит коррекци  считываемой информации из искаженного блока (отказавшей ИИП ). Если же искаженными  вл ютс  b контрольные разр ды, то на выходах 19элементов И 13 будут нулевые сиг налы, так как все информационные разр ды исправны (корректируетс  только один дефектный блок разр до и следовательно, элементы И 17 буд закрыты. Информаци , считываема  с информационных разр дов накопител  поступит через сумматоры 12 на вых ды 20 устройства без изменени . Если же искаженными  вл ютс  2 контрольные разр ды, то на выходе блока 11 будет нулевой синдрс. Тог да на выходе 18 элемента ИЛИ 16 по витс  нулевой сигнал, который закроет элементы И 17. Тем самым информаци , считываема  с информационных разр дов накопител  поступит- через сумматоры 12 на выходы 20 устройства без изменени . П р и м е р 2 . Пусть дл  вышеприведенного примера информаци  искажена в первом блоке из-за отказа ИМП, т.е. с выходом 9, 10, 14 накопител  3 считываетс  число 1111 1100 0010 1111 1001 0001. Тогда на выходе 15 блока 11 будет 0111, так как 1111 1 1100 2 00103 1111 4 1001 5 0111 Кроме того, поскольку первый блок содержит единичные символы, а первый из Е контрольных символов нулевой ,.то на одном из выходов эле ментов И 13 будет единичный сигнал котррый откроет соответствующие элементы И 17. Тем самым на выходе этих элементов выделитс  синдром. Тогда на сумматорах 12 произойдет суммирование синдрома и информации из искаженного блока, т-.е. ОЩ + 1 1000, что соответствует исходной подлежащей .хранению информации в этом блоке. .. Таким образом, в предлагаемом устройстве отсутствует необходимость проведени  записи инвертированного слова и контрольного считывани  при обнаружении отказов, что позвол ет повысить быстродействие устройства. Формула изобретени  Запоминающее устройство с самоконтролем , содержащее накопитель, зходы первой группы которого подключены к выходам адресного блока, входы второй группы накопител  подключены ко входам шифратора и  вл ютс  входами устройства, выходы шифратора подключены ко входам третьей группы накопител , выходы первой и второй групп которого подключены ко входам блока контрол , выходы блока контрол  подключены ко входам элемента ИЛИ и к первым входам соответствующих элементов И первой группы, выход элемента ИЛИ подключен ко вторым входам элементов И первой группы, выходы которых подключены к первым входам соответствующих сумматоров по модулю два, вторые входы сумматоров по модулю два подключены к соответствующим выходам первой группы накопител  , выходы сумматоров по модулю два  вл ютс  выходами устройства, отличающеес  тем, что, с целью повышени  быстродействи  устройства, оно содержит вторую группу элементов И, входы которых подключены к соответствующим входам первой группы накопител , выходы элементов И второй группы подключены ко входам четвертой группы накопител , и третью группу элементов И, одни входы которых подключены к соответствующим выходс м первой группы накопител , другие входы элементов И третьей группы подключены к соответствующим выходам третьей группы накопител , выходы элементов И третьей группы подключены к третьим входам соответствующих элементов И первой группы. : Источники информации, прин тые во внимание при экспертизе 1. Самофалов К.Г., Корнейчук В.И., Городний А.В. Структурно-логические методы повышени  надежности запоминающих устройств. М., Машиностроение , 1976, с. 101 - 106.. 2 i Авторское свидетельство СССР по за вке 3256760/18-24, кл.( 11 С 29/00, 1981 (прототип).