SU1019600A1 - Устройство дл формировани импульсных последовательностей - Google Patents

Устройство дл формировани импульсных последовательностей Download PDF

Info

Publication number
SU1019600A1
SU1019600A1 SU813380818A SU3380818A SU1019600A1 SU 1019600 A1 SU1019600 A1 SU 1019600A1 SU 813380818 A SU813380818 A SU 813380818A SU 3380818 A SU3380818 A SU 3380818A SU 1019600 A1 SU1019600 A1 SU 1019600A1
Authority
SU
USSR - Soviet Union
Prior art keywords
pulse
inputs
outputs
counter
control unit
Prior art date
Application number
SU813380818A
Other languages
English (en)
Inventor
Авадий Матвеевич Гамбург
Михаил Александрович Солоха
Талгат Ильясович Сабиров
Original Assignee
Предприятие П/Я А-7133
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-7133 filed Critical Предприятие П/Я А-7133
Priority to SU813380818A priority Critical patent/SU1019600A1/ru
Application granted granted Critical
Publication of SU1019600A1 publication Critical patent/SU1019600A1/ru

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Abstract

УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ ИМПУЛЬСНЫХ ПОСЛЕДОВАТЕЛЬНОСТЕЙ , содержащее счетчик импульсов , компаратор, блок пам ти и блок управлени , первый выход блока управлени  подключен к установочному входу счетчика импульсов, поразр дные выходы Кото1019600 А 3

Description

CD О Изобретение относитс  к импульсной технике и может быть использовано дл  генерировани  различных комбинаций кодовых импульсов в устройствах св зи с импульсно-кодовой модул цией и измерительных приборах. Известно устройство дл  формировани  импульсных последовательностей, содержащее задающий генератор, счетчики импульсов , регистр, блок программный и блоки сравнени  1. Наиболее близким к изобретению по технической сущности  вл етс  устройство, генерирующее последовательности импульсов , содержащее шину запуска, источник импульсов синхронизации, селектор кодов, первый счетчик со схемой переполнени , компаратор, запоминающее устройство и блок управлени , состо щий из триггера и второго счетчика, входы установа которого соединены с выходами селектора кодов, счетный вход соединен с выходом компаратора, поразр дные выходы второго счетчика соединены с адресными входами, и запоминающего устройства, выходы которого подключены к одной группе входов компаратора, друга  группа входов которого подключена к выходам первого счетчика, счетный вход которого соединен с источником импульсов синхронизации, установочный вход первого счетчика подключен к выходу триггера, один из входов которого соединен с щиной запуска , а другой вход триггера и установочный вход второго счетчика соединен с выходом схемы переполнени  первого счетчика 2. Недостатками известных устройств  вл етс  невозможность одновременного формировани  нескольких различных последовательностей импульсов, а также сложность устройства. Цель изобретени  - расширение функциональных возможностей, а именно одновременное формирование одним устройством различных последовательностей импульсов , и повышение надежности. Поставленна  цель достигаетс  тем, что в устройство дл  формировани  импульсных последовательностей, содержащее счетчик импульсов, компаратор, блок пам ти и блок управлени , первый выход блока управлени  подключен к установочному входу счетчика импульсов, поразр дные выходы которого соответственно соединены с первой группой поразр дных входов компаратора, к второй группе поразр дных входов которого соответственно подключены поразр дные выходы блока пам ти, адресные входы которого соответственно подключены к выходам блока управлени , кроме первого, выход компаратора соединен с счетным входом блока управлени , введены элементы И, первые входы которых соединены с выходом компаратора, вторые входы - с дополнительными поразр дными выходами блока пам ти, а дополнительные входы блока управлени  подключены к поразр дным выходам блока пам ти. На чертеже приведена функциональна  схема устройства. Устройство дл  формировани  последовательностей импульсов содержит щину 1 дл  импульсов синхронизации, щину 2 дл  импульсов управлени , щину 3 дл  импульса запуска, счетчик 4 импульсов, компаратор 5, блок 6 пам ти, элементы И 7, блок 8 управлени , выходные щины 9 устройства. В блок 8 управлени  вход т счетчик 10 импульсов , дещифратор 11 и триггер 12. Устройство работает следующим образом. В исходном состо нии счетчик 10 и триггер 12 наход тс  в нулевых положени х. Сигнал уровн  логической единицы с инверсного выхода триггера 12, действу  на входы установки в нуль счетчика 4, устанавливает и поддерживает счетчик 4 в нулевом состо нии, запреща  его переключени  поступающими по щине 1 импульсами синхронизации. Двоичное число 00...О с выходов счетчика 10 блока 8 управлени  поступает на адресные входы блока 6, вызыва  на его второй группе выходов предварительно записанное число 00...0. Сигналы уровн  логического нул  с второй группы выходов блока б, поступа  на входы элементов И 7, закрывают их, т. е. на выходах элементов И 7 и щинах 9 устройства - напр жение уровн  логического нул , т. е. сигналы отсутствуют. При поступлении по щине 2 управл ющих импульсов в виде параллельного двоичного кода счетчик 10 устанавливаетс  в состо ние , определ ющее адрес первой из группы  чеек блока 6, испольуемых дл  формировани  данной последовательности. При поступлении по щине 3 импульса запуска в блоке 8 управлени  на вход установки в единицу триггера 12 последний переключаетс  в единичное состо ние, с установочного входа счетчика 4 снимаетс  запрещающий его переключени  сигнал. Счетчик 4 начинает насчитывать поступающие по щине 1 импульсы синхронизации. При. по влении на поразр дных выходах счетчика 4 двоичного числа, совпадающего с числом, записанным в первых п разр дах в вызванной  чейке блока 6, т. е. с числом, которое с первой группы выходов блока 6 поступает на вторую группу входов компаратора 5, на выходе последнего формируетс  импульс, который поступает на первые входы элементов И 7. Двоичное число (расстановки нулей и единиц) в разр дах от п + 1 до n-fk слова от блока 6 на его второй группе поразр дных выходов определ ет прохождение импульса с выхода компаратора 5 через элементы И 7 на шины 9 устройства, причем первый импульс генерируемых последовательностей формируетс  на тех из шин 9, на вторые входы соответствующих элементов И 7 которых поступает логическа  единица от подключенных к ним выходов блока 6. Таким образом, слово (двоичное число), поступающее из вызываемой  чейки блока 6, определ ет задержку формировани  первого импульса относительно импульса запуска по шине 3 и в тех из k генерируемых по следовательностей импульсов, в которых эта задержка минимальна, и расстановку (выдачу ) этого импульса по шинам 9. Кроме того, импульс с выхода компаратора 5 поступает на блок 8 управлени , на счетный вход счетчика 10, переключа  его по заднему фронту импульса в следуюш,ее состо ние, которое с поразр дных выходов счетчика 10 в виде следуюш.его адреса поступает на адресные входы блока 6, вызыва  на его выходах новое следующее слово (двоичное число), первые п разр дов которого определ ют временное положение ближайшего следующего (второго) импульса в тех из k генерируемых последователь; ност х, где он присутствует, а последние 1 разр дов которого определ ют выходы устройства , по которым импульс выдаетс . Временное положение формируемого импульса соответствует количеству состо ний счетчика 4 между существующим сформированным импульсом и формируемым импульсом . Выдача второго кодированного импульса по шинам 9 определ етс  расстановкой в последних k разр дах слова (двоичного числа), выдаваемого из блока 6 логических нулей и логических единиц. В этом случае, если временное положание между соседними импульсами в генерируемых одновременно k последовательност х импульсов превышает количество состо ний счетчика 4, которое равно 2, то из  чейки блока 6 поступает слово, последние k разр дов которого (выдаютс  по второй группе выходов блока 6) содержат нули ). При этом после досчитывани  счетчиком 4 до состо ни , равного числу, записанному в первых п разр дах, слова, вызванного из блока 6, на выходе компаратора 5 формируетс  импульс, который (так как на вторых входах всех элементов И 7 нули) на щины 9 не поступает, а переключает счетчик 10 в следующее состо ние дл  вызова из блока 6 следующего слова, которое может снова определ ть либо временное положение и расстановку по выходам формируемых импульсов в генерируемых последовательност х , либо часть формируемого временного интервала между импульсами, т. е. пропуск в выдаче импульсов при интервале между ними большем, чем количество состо ний счетчика 4. В последнем случае в разр ды (п+1) - (n + k) слова записываютс  нули. Таким образом последовательно формируютс  все импульсы генерируемых последовательностей . После формировани  последнего импульса в генерируемых последовательност х из блока 6 вызываетс  (адрес формируетс  аналогично, т. е. следующее состо ние счетчика 10) заранее выбранное и записанное двоичное число, которое, поступа  с поразр дных выходов блока б на входы дешифратора 11, декодируетс  последним. В качестве такого числа может быть выбрано, например, число 11...100...0, где в первых п разр дах- единицы, а в последних k разр дах - нули. Сигнал с выхода дешифратора 11 после декодировани  числа 111... 100...0 поступает на входы установки в нуль триггера 12 и счетчика 10, устанавлива  их в исходные нулевые состо ни , Процесс генерировани  последовательностей импульсов закончилс , и устройство возвращаетс  в исходное состо ние. При поступлении по шинам 2 и 3 управл ющих импульсов и импульса запуска процессы формировани  импульсов повтор ютс , при этом, если управл юща  комби наци  импульсов по шине 2 поступила нова , то счетчик 10 устанавливаетс  в новое исходное состо ние дл  формировани  нового начального адреса, что дает возможность формировать, использу  другие  чейки в блоке 6, k последовательностей импульсов , отличных от генерированных при предыдущем цикле работы. Таким образом, данное устройство дл  формировани  последовательностей импульсов по сравнению с известным позвол ет расширить его функциональные возможности за счет одновременного формировани  k различных импульсных последовательностей по k каналам (выходам) одним устройством с одновременным повышением надежности.

Claims (1)

  1. УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ ИМПУЛЬСНЫХ ПОСЛЕДОВАТЕЛЬНОСТЕЙ, содержащее счетчик импульсов, компаратор, блок памяти и блок управления, первый выход блока управления подключен к установочному входу счетчика импульсов, поразрядные выходы Кото рого соответственно соединены с первой группой поразрядных входов компаратора, к второй группе поразрядных входов которого соответственно подключены поразрядные выходы блока памяти, адресные входы которого соответственно подключены к выходам блока управления, кроме первого, выход компаратора соединен со счетным входом блока управления, отличающееся тем, что, с целью расширения функциональных возможностей и повышения надежности, в него введены элементы И, первые входы которых соединены с выходом компаратора, вторые входы — с дополнительными поразрядными выходами блока памяти, а дополнительные входы блока управления подключены к поразрядным выходам блока памяти.
SU813380818A 1981-10-16 1981-10-16 Устройство дл формировани импульсных последовательностей SU1019600A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU813380818A SU1019600A1 (ru) 1981-10-16 1981-10-16 Устройство дл формировани импульсных последовательностей

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU813380818A SU1019600A1 (ru) 1981-10-16 1981-10-16 Устройство дл формировани импульсных последовательностей

Publications (1)

Publication Number Publication Date
SU1019600A1 true SU1019600A1 (ru) 1983-05-23

Family

ID=20992050

Family Applications (1)

Application Number Title Priority Date Filing Date
SU813380818A SU1019600A1 (ru) 1981-10-16 1981-10-16 Устройство дл формировани импульсных последовательностей

Country Status (1)

Country Link
SU (1) SU1019600A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Авторское свидетельство СССР № 782136, кл. Н 03 К 3/84, 1979. 2. Патент US № 3944858, кл. Н 03 К 1/17, 1976. . *

Similar Documents

Publication Publication Date Title
US3855576A (en) Asynchronous internally clocked sequential digital word detector
SU1019600A1 (ru) Устройство дл формировани импульсных последовательностей
SU1339876A1 (ru) Устройство дл формировани импульсных последовательностей
SU1661770A1 (ru) Генератор тестов
SU1062683A1 (ru) Устройство дл ввода информации
SU1014036A1 (ru) Логическое запоминающее устройство
SU1522409A1 (ru) Декодирующее устройство
SU1086407A1 (ru) Устройство дл допускового контрол параметров
SU1166111A1 (ru) Устройство дл подключени источников информации с измен емыми приоритетами к магистрали
SU1129723A1 (ru) Устройство дл формировани импульсных последовательностей
SU1104590A1 (ru) Устройство дл контрол блоков посто нной пам ти
SU1367169A1 (ru) Устройство фазового пуска
SU1252782A1 (ru) Устройство дл контрол и коммутации резервных блоков
SU1054895A1 (ru) Устройство дл формировани последовательностей временных интервалов
SU1150737A2 (ru) Генератор последовательности импульсов
RU2018942C1 (ru) Устройство для сопряжения абонентов с цвм
SU1157668A1 (ru) Формирователь одиночных импульсов
SU873417A1 (ru) Делитель частоты следовани импульсов
SU1291994A1 (ru) Устройство дл сопр жени вычислительной машины с каналом св зи
SU746945A1 (ru) Делитель частоты следовани импульсов на 5,5
SU1157540A1 (ru) Устройство дл сравнени чисел
SU1208553A1 (ru) Устройство дл последовательного выделени единиц из двоичного кода
SU1166294A1 (ru) Распределитель
SU1499464A1 (ru) Селектор импульсных последовательностей
SU1103352A1 (ru) Устройство дл формировани серий импульсов