SU1058069A1 - Цифровой накопитель - Google Patents
Цифровой накопитель Download PDFInfo
- Publication number
- SU1058069A1 SU1058069A1 SU823485156A SU3485156A SU1058069A1 SU 1058069 A1 SU1058069 A1 SU 1058069A1 SU 823485156 A SU823485156 A SU 823485156A SU 3485156 A SU3485156 A SU 3485156A SU 1058069 A1 SU1058069 A1 SU 1058069A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- adder
- register
- adders
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Abstract
ЦИФРОВОЙ НАКОПИТЕЛЬ, содержащий регистр и два сумматора, первый вход первого сумматора вл етс входом цифрового накопител , первь1м и вторым выходами которого вл ютс соответственно выход переноса первого сумматора и выход регистра, тактовый вход которого вл етс тактовьм входом цифрового накопител , а выход регистра соединен с вторым входом первого сумматора, выход суммы которого соединен с первым входом второго сумматора, отличаю- : щ и и с тем, что, с целью расширени функциональных возможностей, в цифровой накопитель введен мультиплексор , информационные входы которого соединены с выходс1ми первого и второго сумматоров, а выход и управл ющий вход мультиплексора соединены соответственно с входом регистра и выходом переноса первого сумматора . i У СП (Х да со I
Description
f
9
6
Claims (1)
- ЦИФРОВОЙ НАКОПИТЕЛЬ, содержащий регистр и два сумматора, первый вход первого сумматора является входом цифрового накопителя, первым и вторым выходами которого являются соответственно выход переноса пер- вого сумматора и выход регистра, тактовый вход которого является тактовым входом цифрового накопителя, а выход регистра соединен с вторым входом первого сумматора, выход суммы которого соединен с первым входом второго сумматора, отличающ и й с я тем, что, с целью расширения функциональных возможностей, в цифровой накопитель введен мультиплексор, информационные входы которого соединены с выходами сумм первого и второго сумматоров, а выход и управляющий вход мультиплексора соединены соответственно с входом регистра и выходом переноса первого сумматора. {SB £Си QO0> СО
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU823485156A SU1058069A1 (ru) | 1982-08-17 | 1982-08-17 | Цифровой накопитель |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU823485156A SU1058069A1 (ru) | 1982-08-17 | 1982-08-17 | Цифровой накопитель |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU1058069A1 true SU1058069A1 (ru) | 1983-11-30 |
Family
ID=21027168
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU823485156A SU1058069A1 (ru) | 1982-08-17 | 1982-08-17 | Цифровой накопитель |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU1058069A1 (ru) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2629639C1 (ru) * | 2016-07-01 | 2017-08-30 | Автономная некоммерческая организация высшего образования "Межрегиональный открытый социальный институт" | Цифровой накопитель со сквозными переносами |
-
1982
- 1982-08-17 SU SU823485156A patent/SU1058069A1/ru active
Non-Patent Citations (1)
| Title |
|---|
| 1. Патент US 4185247, кл. 328-165, 1980. 2. Авторское свидетельство. СССР 783999, кл. Н 03 К 27/00, 1979 (прототип). * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2629639C1 (ru) * | 2016-07-01 | 2017-08-30 | Автономная некоммерческая организация высшего образования "Межрегиональный открытый социальный институт" | Цифровой накопитель со сквозными переносами |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5345939A (en) | Ram circuit | |
| KR840005958A (ko) | 디지탈 전송시스템의 정열기 | |
| SU1058069A1 (ru) | Цифровой накопитель | |
| JPS5735417A (en) | D/a converter | |
| JPS5341958A (en) | Trip sequence memory unit | |
| SU818017A1 (ru) | Логическое устройство из | |
| JPS5363935A (en) | Memory address control system | |
| JPS52140241A (en) | Binary #-digit addition circuit | |
| JPS5350754A (en) | Multiplexed light separating circuit | |
| EP0282969A3 (en) | Computer system having byte sequence conversion mechanism | |
| JPS573471A (en) | Decoder | |
| SU1388857A1 (ru) | Устройство дл логарифмировани | |
| JPS5335342A (en) | Information memory system | |
| JPS56169298A (en) | Memory backup system | |
| JPS538542A (en) | Shifter circuit | |
| SU1275432A1 (ru) | Устройство дл умножени | |
| JPS5713543A (en) | Data speed transducer | |
| JPS5294040A (en) | Data processing unit | |
| JPS52123839A (en) | Signal expander | |
| JPS53121532A (en) | 1-bit delay type full adder | |
| JPS5616981A (en) | Data retrieval unit | |
| JPS54122944A (en) | Logic circuit | |
| JPS5755433A (en) | Synchronizing circuit | |
| JPS5523526A (en) | Data retrieval device | |
| JPS52150944A (en) | Information transfer control unit |