SU1084800A2 - Устройство дл контрол параллельного двоичного кода на четность - Google Patents

Устройство дл контрол параллельного двоичного кода на четность Download PDF

Info

Publication number
SU1084800A2
SU1084800A2 SU823526025A SU3526025A SU1084800A2 SU 1084800 A2 SU1084800 A2 SU 1084800A2 SU 823526025 A SU823526025 A SU 823526025A SU 3526025 A SU3526025 A SU 3526025A SU 1084800 A2 SU1084800 A2 SU 1084800A2
Authority
SU
USSR - Soviet Union
Prior art keywords
input
code
register
output
decoder
Prior art date
Application number
SU823526025A
Other languages
English (en)
Inventor
Владимир Алексеевич Мельников
Павел Иванович Кныш
Original Assignee
Войсковая Часть 11284
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Войсковая Часть 11284 filed Critical Войсковая Часть 11284
Priority to SU823526025A priority Critical patent/SU1084800A2/ru
Application granted granted Critical
Publication of SU1084800A2 publication Critical patent/SU1084800A2/ru

Links

Landscapes

  • Error Detection And Correction (AREA)

Abstract

УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ПАРАЛЛЕЛЬНОГО ДВОИЧНОГО КОДА НА ЧЕТНОСТЬ по авт. св. № 530332, о тличающеес  тем, что, с цельм повышени  быстродействи , в него введен модафикатор кода, содер;жащий входной регистр, дешифратор. шифратор, формирователь импульса и элемент ШШ, причем вход входного регистра  вл етс  информационным входом устройства, выход входного регистра соединен-с информационным входом дешифратора, выход которого соединен с входом шифратора, выходы которого соединены с параллельными входами регистра сдвига, выход пер- вого элемента И через формирователь импульса соединен с первым входом элемента ШШ, выход которого соединен с управл ющим входом дешифратора , второй вход элемента ШШ  вл етс  входом начального запуска устройства . х 4 ЭО

Description

Изобретение относитс  к вычислительной технике и может быть исполь зовано дл  проверки на четность информации , принимаемой в параллельном коде, По основному авт. св. № 530332 известно устройство дл  контрол  па раллельного двоичного кода на четность , содержащее триггер, два элемента И и регистр сдвига, причем информациоиньми входами устройства  вл ютс  параллельные входы регистра сдвига, нулевые разр дн е выходы которого соединены с входами первог элемента И, выход которого соединен с первым входом второго элемента И, второй вход которого соединен с шиной тактовой частоты, а его выход с входом сдвига регистра сдвига, выход которого соединен со счетным входом триггера, выход триггера  вл етс  выходом устройства m. Недостатком данного устройства  вл етс  сравнительно низкое быстро действие, определ емое положением единицы старшего разр да кода. Цель изобретени  повышение быстродействи  устройства. Поставленна  цель достигаетс  тем, что в устройство дл  контрол  I параллельного двоичного кода на четность введен модификатор кода, содержащий входной регистр, дешифра тор, шифратор, формирователь импуль са и элемент ИЛИ, причем вход входного регистра  вл етс  информационным входом устройства, выход входного регистра соединен с информационным входом дешифратора, выход которого соединен с входом шифратора , выходы которого соединены с параллельными входами регистра сдвига выход первого элемента И через формирователь импульса соединен с первым входом элемента ШШ, выход кото рого соединен с управл ющим входом дешифратора, второй вход элемента ИЛИ  вл етс  входом начального запу ка устройства. На чертеже приведена функциональ на  схема устройства дл  контрол  параллельного двоичного кода на чет ность. Устройство дл  контрол  параллел ного двоичного кода на четность cor держит модификатор 1 кода, в состав которого вход т входной регистр 2 дешифратор 3, шифратор 4, элемент 00 ИЛИ 5 и.формирователь 6 импульса, второй элемент И7, регистр 8 сдвига, первый элемент И 9, триггер 10, информационный вход 11 и вход .12 начального запуска устройства, шина 13 тактовой частоты и выход 14 устройства. Рассмотрим назначение элементов и св зей устройства дл  контрол  параллельного двоичного кода на четность . Модификатор 1 кода предназна- чен дл  модификации поступающего на вход 11 устройства контролируемого кода путем отделени  единиц и нулей , формировани  плотноупакованного кода с его последующим контролем на четность. Входной регистр 2  вл етс  буферным регистром и необходим дл  хранени  кода на врем  его модификации и контрол  модифицированного кода. Хранение контролируемого кода в регистре 2 позвол ет при необходимости осуществл ть его повторный (многократный ) контроль, что позвол ет расширить функциональные возможности устройства. Кроме того, действительный код, наход щийс  в регистре 2, может быть использован после контрол  в дальнейших операци х ЭВМ и систем передачи и обработки данных. Последовательно соединенные дешифратор 3 и шифратор 4 образуют. преобразователь кодов и выполн ют .собственно модификацию преобразовани  контролируемого кода. Преобразователь кодов модификатора , выполненный на основе дешифратора и шифратора,преобразует произволь- . ную структуру кода X в плотноупакованную Ну. Элемент ЕШ 5 разрешает перезапись кода, поступившего на регистр 2 с информационного входа ill, после его преобразовани  в ре гистр 8 сдвига дл  его дальнейшего контрол . Формирователь 6 импульса предназначен дл  формировани  импульса перезаписи информации из регистра 2 в регистр 8 сдвига после окончани  контрол  предьщущего кода. Элемент И 7 предназначен дл  разрешени  прохождени  тактовых импульсов с шины 13 на регистр 18 сдвига после записи в него модифицированного кода дл  контрол  на четность. Регистр 8 сдвига предназначен дл  выталкивани  единиц кода с последующим их подсчетом на триггере 10 (со счетным входом). Элемент И 9 предназначен дл  формировани  сигнала о наличии кода дл  контрол . Введение входа устройства 12 необходимо дл  начального разрешени  на модификацию кода с последующей записью в регистр 8 сдвига. Устройство работает следующим образом . В исходном состо нии элементы пам ти устройства (входной регистр 2 регистр 8 сдвига и триггер 10) наход тс  в нулевом состо нии. После записи кода с информационного входа 11 устройства в регистр 2 на вход 12 начального запуска устройства подаетс  импульс, который через элемент ИЛИ 5 поступает на управл ющий вход дешифратора 3 и разре шает тем самым модификацию (преобразование ) кода Х- MX в соответствий с таблицей преобразовани  дешифратором 3 и шифра1тором 4. Модифицированный код запишетс  в регистр 8 сдвига и его состо ние будет отличным от нулевого. Так как состо ние регистра сдвига изменитс  относительно нулевого , то на выходе элемента И 9 по  витс  сигнал логической единицы. Сигнал с выхода элемента И 9 посту пает на вход элемента И 7 и подготав ливает его к прохождению тактовых импульсов с шины 13 на вход сдвига регистра 8 сдвига. Информаци  в регистре сдвига 8 начнет сдвигатьс  в сторону младших разр дов, и выталкиваема  единицы младшего разр да регистра 8 сдвига поступает на счетный вход триггера 10. По окончании процесса контрол , когда регистр 8 сдвига примет нулевое состо ние, по содержимому триггера 10 можно судить о четности ( нечетности) кода. При обнулении регистра 8 сдвига на выходе элемента И 9 по витс  сигнал логического нул , которьй, во-первых, запретит прохождение тактовых импульсов через элемент И 7 на вход сдвига регистра 8 сдвига и, во-вторых, импулвсом с выхода формировател  6 импульса через элемент ИЛИ 5, поступающим на управл ющий вход дешифратора 3, разрешит модификацию кода и его запись в регистр 8 сдвига. Работа устройства будет продолжатьс  аналогично описанному. При этом будет модифицирован и проконтролирован предьщущий код, хранимый в регистре 2, либо поступивший с информационного входа 11 устройства. Обнуление триггера 10 со счетным входом по окончании процесса контрол  кода на чертеже не показано. Предположим, на информационный вход 11 устройства поступает код вида 01010010, который запишетс  в регистре 2. По импульсу с входа 12 устройства через элемент ИЛИ 5, поступающему на управл ющий вход дешифратора 3, осуществитс  модификаци  кода и его запись в регистр 8 сдвига. При этом модифицированный код будет вида 00000111. Дл  контрол  кода такого вида необходимо три тактовых импульса, тогда как дл  контрол  немодифицированного кода необходимо семь тактовых импульсов. Таким образом, введение новых элементов и св зей позвол ет повысить быстродействие устройства и расширить его функциональные возможности, , так как можно осуществл ть при необходимости многократный контроль поступившего кода. .

Claims (1)

  1. УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ПАРАЛЛЕЛЬНОГО ДВОИЧНОГО КОДА НА ЧЕТНОСТЬ по авт. св. № 530332, о тличающееся тем, что, с целью повышения быстродействия, в него введен модификатор кода, содержащий входной регистр, дешифратор, шифратор, формирователь импульса и элемент ИЛИ, причем вход входного регистра является информационным входом устройства, выход входного регистра соединен-с информационным входом дешифратора, выход которого соединен с входом шифратора, выходы* которого соединены с параллельными входами регистра сдвига, выход nep-'i вого элемейта И через формирователь импульса соединен с первым входом элемента ИЛИ, выход которого соединен с управляющим входом дешифратора, второй вход элемента ИЛИ является входом начального запуска устройства.
SU823526025A 1982-12-21 1982-12-21 Устройство дл контрол параллельного двоичного кода на четность SU1084800A2 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU823526025A SU1084800A2 (ru) 1982-12-21 1982-12-21 Устройство дл контрол параллельного двоичного кода на четность

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU823526025A SU1084800A2 (ru) 1982-12-21 1982-12-21 Устройство дл контрол параллельного двоичного кода на четность

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
SU530332 Addition

Publications (1)

Publication Number Publication Date
SU1084800A2 true SU1084800A2 (ru) 1984-04-07

Family

ID=21040551

Family Applications (1)

Application Number Title Priority Date Filing Date
SU823526025A SU1084800A2 (ru) 1982-12-21 1982-12-21 Устройство дл контрол параллельного двоичного кода на четность

Country Status (1)

Country Link
SU (1) SU1084800A2 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Авторское свидетельство СССР № 530332, кл. G 06 F 11/10, 1974 (прототип). *

Similar Documents

Publication Publication Date Title
RU2045769C1 (ru) Многофункциональный логический модуль
SU625203A1 (ru) Преобразователь параллельного двоичного кода в число-импульсный код
SU913367A1 (ru) Устройство для сравнения двоичных чисел 1
RU2075829C1 (ru) Преобразователь частоты в код
SU468237A1 (ru) Устройство дл сравнени чисел
SU1309316A1 (ru) Преобразователь параллельного @ -разр дного кода в последовательный
SU1649533A1 (ru) Устройство дл сортировки чисел
SU1403059A1 (ru) Устройство дл сортировки массивов чисел
RU2034401C1 (ru) Пороговый элемент
SU686027A1 (ru) Устройство дл определени экстремальных чисел
SU603988A1 (ru) Устройство дл извлечени корн третьей степени
SU1451698A1 (ru) Устройство дл формировани остатка по произвольному модулю от числа
SU1637013A1 (ru) Пороговый элемент
SU1037258A1 (ru) Устройство дл определени количества единиц в двоичном коде
SU1061128A1 (ru) Устройство дл ввода-вывода информации
SU1709528A1 (ru) Преобразователь кода в период повторени импульсов
SU843218A1 (ru) Преобразователь цифровой код-временнойиНТЕРВАл
SU1080132A1 (ru) Устройство дл ввода информации
RU1785077C (ru) Преобразователь двоичного кода во временной интервал
SU1368978A2 (ru) Пороговый элемент
SU382146A1 (ru) Устройство для сдвига чисел
SU1075255A1 (ru) Преобразователь параллельного двоичного кода в число-импульсный код
SU1181155A1 (ru) Преобразователь последовательного кода в параллельный
SU767765A2 (ru) Асинхронное устройство дл определени четности информации
SU1548799A1 (ru) Устройство дл преобразовани гистограмм ркостей