SU1100634A1 - Устройство дл сокращени избыточности информации - Google Patents

Abstract

Ь УСТРОЙСТВО ДЛЯ СОКРАЩЕНИЯ ИЗБЫТОЧНОСТИ ИНФОРМАЦИИ, содержащее блок сравнени , первый вход которого соединен с первым .входом устройства, второй- вход - с выходом формировател  модели сигнала, и ключ, выход которого  вл етс  первым выходом устройства, отличающеес  тем, что, с целью повышени  точности устройства, в него введен блок управлени , первый вьпсод которого соединен с первым входом формировател  модели сигнала, второй вход которого соединен с первым входом устройства, первый выход - с информационным входом ключа, второй выход - с вторым выходом устройства и первым входом блока управлени , второй и третий выходы блока управлени  соединены соответственно с выходом блока сравнени  и вторым входом устройства, второй выход блока управлени  соединен| с управл ющим входом ключа и третьим выходом устройства . 2.Устройство по п. 1, о т л и чающеес  тем, что блок управлени  содержит формирователь импульсов , триггеры, элементы И и элементы задержки, выход первого элемента И через формирователь импульсов соединен.с первым входом первого триггера, выход которого соединен с первым входом первого элемента И, второй вход которого соединен с первым выходом второго триггера, второй выход второго триггера соединен с первым входом второго элемента И, выход которого соединен через первый элемент задержки с первым i входом второго триггера, вторые входы первого и второго триггеров объединены и подключены к выходу второго элемента задержки, вход второго эле- мента задержки, первый вход первого триггера и второй вход второго элемента И  вл ютс  соответственно пер вым, вторым и тргётьим входами блока управлени , выход формировател  импульсов и выход второго элемента И  вл ютс  соответственно первым и вторым выходами блока управлени . оэ 3.Устройство по п. 1, о т л и 00 чающеес  тем, что формирователь модели сигнала содержит элемент пам ти, элемент задержки и ключи, выход первого ключа соединен с входом элемента пам ти, первый выход которого соединен с первым входом второго ключа, выход которого соединен с шиной нулевого потенциала, выход элемента задержки соединен с первым входом первого ключа, второй выход элемента пам ти и выход элемента задержки  вл ютс  соответственно первым и вторым выходами формирова

Description

тел  модели сигнала, объединенные ключа  вл ютс  соответственно первым вход элемента задержки и второй вход и вторым входами формировател  модевторого ключа и второй вход первого ли сигналаi

1100634

Изобретение относитс  к телемеханике , в частности к устройствам телеизмерени .

Известйо устройство дл  передачи информации, содержащее синхронизатор , выход которого соединен с управл ющими входами блока сокращени  избыточности, блока кодировани  адреса и блока кодировани  информации, выходблока сокращени  избыточности соединён с информационными входами блоков кодировани  адреса, кодировани  информации и кодировани  интервалов времени, выходы которьпс соед-инены с соответствующими входами блока кодировани  кодовой группы, выход которого  вл етс  выходом устр зйства С. . :

{Гаиболее близким по технической cyщнoctи к предложенному  вл етс  адаптивное устройство дл  сокращени  избыточности информации, содержащее блок сравнени , первый вход которого объединен с входом блока обработки и подключен ко входу устройства , выход блока обработки соединен с первым входом ключа и входом блока формировани  модели сигнала первый выход которого соединен с вторым входом ключа и вторым входом блока сравнени , выход которого соединен с входом нуль-органа, выходы которого соединены соответственно с одним выходом устройства и третьим входом ключа, выход которого  вл етс  другим выходом устройства 23,

. Недостаток прототипа состоит в том, что он не согласуетс  своей производительностью при высокой активности измер емого сигнала с пропускной способностью устройств кодировани  адреса, времени и значени  измеренного существенного отсчета и при этом не обеспечиваетс  высока  точность измерений, так как отсчеты, превышающие производительность

устройств кодировани , не только тер ютс , но и искажают работу устройств кодировани .

Цель изобретени  - повышение точности устройства.

Поставленна  цель достигаетс  тем, что в устройство дл  сокращени  избыточности информации, содержащее , блок сравнени , первый вход

которого соединен с первым входом устройства, второй вход - с выходом формировател  модели сигнала, и ключ, выход которого  вл етс  первым выходом устройства, введен блок управлени , первый выход которого соединен с первым входом формировател  модели сигнала, второй вход которого соединен с первьпм входом устройства, первый выход - с информационным входом ключа, второй выход - с вторым выходом устройства и первым входом блока управлени , второй и третий входы блока управлени  соединены соответственно с выходом блока сравнени  и вторым входом устройства, второй выход блока управлени  соединен с управл ннцим входом ключа и третьим выходом устройства.

Кроме того, блок управлени  содержит формирователь импульсов, триггеры, элементы И и элементы задержки , выход первого элемента и через формирователь импульсов соединен с первым входом первого триггера , выход которого соединен с первым входом первого элемента И, второй вход которого соединен, с первым входом второго элемента И, выход которого соединен через первый элемент задержки с первым входом второго триггера, вторые входы первого и второго триггеров объединены и подключены к выходу второго элёмента задержки, вход второго элемента

задержки, первый вход первого триггера и второй вход второго элемента И  вл ютс  соответственно первым. вторым и третьим входами блока упра лени , выход формировател  импульсо и выход второго элемента И  вл ютс  соответственно первым и вторым выхо дами блока управлени . , Формирователь модели сигнала содержит элемент пам ти, элемент задержки и ключи, выход первого ключа соединен с входом элемента пам ти , первый выход которого соединен с первьш входом второго ключа, выход которого Соединен с шиной нулевого потенциала, выход элемента задержки соединен с первым входом первого ключа, второй выход элемента пам ти и выход элемента задержки  вл ютс  соответственно первым и вторым выходами формировател  модел сигнала, объединенные вход второго ключа и второй вход, первого ключа  вл ютс  соответственно первым и вторым входами Формировател  модели сигнала. . На чертеже приведена схема предлагаемого устройства. Устройство содержит блок 1 сравнени , состо щий из элемента 2 сравнени  и пороговрго элемента 3, фop виlpoвaтeль 4 модели сигнала, содержащий элемент 5 пам ти, ключи и 7 и элемент 8 задержки, блок 9 управлени , содержащий триггеры 10 и 11, элементы И 12 и 13, элементы задержки 14 и 15, формирователь 16 импульсов и ключ 17 i Устройство дл  сокращени  избыточности информации работает следую щим образом. Сигнал от датчика поступает на I сигнальный первый вход устройства (на первый вход элемента 2 сравнени  и сигнальный вход-ключ а 7), на второй вход элемента 2 сравнени  поступает сигнал с выхода элемента 5 пам ти. Сигнал с выхода элемёп та 5 пам ти имеет амплитуду (уровень ) , соответствующую амплитуде последнего переданного существенног отсчета. При несовпадении (отличии амплитуд сигналов на входах элемента 2 сравнени ) амплитуд сигналов с выхода датчика м с выхода элемента 5 пам ти элемент 2 сравнени  выдает сигнал несовпадени . По до1стиженйи сигналом с выхода элемента сравнени  2 величины, превышающе порог срабатьгаани  порогового элеме та 3 (порог срабатывани  устанавливаетс  исход  из требуемой погрешности аппроксимации измер емого сигнала ) , последний вьщает сигнал, которьй , пройд  через элемент И 12, поступает на вход формировател  16. Формирователь 16 по переднему фронту сигнала высокого уровн , поступившего на его вход, фгг мирует импульс , которь й с выхода формировател  16 поступает на вход триггера 10, управл ймций вход ключа 6 и вход эле мента задержки 8. При поступлении импульса на вход триггера 10 последний опрокидываетс  и на выходе триггера 1О, соединенном с входом элемента И 12, устанавливаетс  низкий (нулевой ) потенциал, тем самым обеспечиваетс  запрещение прохождени  сигнала с выхода блока 1 через элемент И 12. При поступлении импульса на управл ющий вход ключа 6 последний открываетс  и элемент 5 пам ти через ключ 6 сбрасьтаетс  (например, конденсатор пам ти разр жаешьс ). После сброса элемента 5 пам ти с выхода элементу задержки 8 на управл ющий вход ключа 7 поступает импульс, который открьюает ключ 7, и информаци  о текущем значении параметра записьюаетс  в элемент 5 пам ти (конденсатор пам ти через открытый ключ зар жаетс  до текущего значени  измер емого сигнала , т.е. до уровн  Е(начени  нового существенного ). Однов.ремен- но импульс с выхода элемента 8 задержки поступает на сигнальный выход устройства (вьщаетс  команда на окончание интервала дискретизации) и на вход элемента 14 задержки. Импульс с выхода элемента задержки 14 поступает на входы т1 иггеров 10 и 11. Триггер 10 возвращаетс  в исходное состо ние, а триггер 11 опрокидываетс . На выходе триггера 11, соединенном с входом элемента И 12, устанавливаетс  низкий (нулевой) потенциал, тем самым запрещаетс  прохождение сигнала от блока 1 через элемент И 12 до тех пор, пока значение нового существенного отсчета из устройства не будет считано в устройства кодировани . Одновременно на выходе триггера 11, соединенном с входом элемента И 13, устанавливаетс  высокий потенциал , который разрешает прохожде .ние тактовых управл ющих импульсов через элемент И 13. Первый тактовый управл ющий импульс, поступивший на вход элемента И 13 после опроки

Claims (3)

1. УСТРОЙСТВО ДЛЯ СОКРАЩЕНИЯ ИЗБЫТОЧНОСТИ ИНФОРМАЦИИ, содержащее блок сравнения, первый вход которого соединен с первым входом устройства, второй- вход - с выходом формирователя модели сигнала, и ключ, выход которого является первым выходом устройства, отличающееся тем, что, с целью повышения точности устройства, в него введен блок управления, первый выход которого соединен с первым входом формирователя модели сигнала, второй вход которого соединен с первым входом устройства, первый выход - с информационным входом ключа, второй выход - с вторым выходом устройства и первым входом блока управления, второй и третий входы блока управления соединены соответственно с выходом блока сравнения и вторым входом устройства, второй выход блока управления соединен| с управляющим входом ключа и третьим выходом устройства.

2. Устройство по п. ^отличающееся тем, что блок управления содержит формирователь импульсов, триггеры, элементы И и элементы задержки, выход первого элемента И через формирователь импульсов соединен.с первым входом первого триггера, выход которого соединен с первым входом первого элемента И, второй вход которого соединен с первым выходом второго триггера, второй выход второго триггера соединен с первым входом второго элемента И, выход которого соединен через первый элемент задержки с первым входом второго триггера, вторые входы первого и второго триггеров объединены и подключены к выходу второго элемента задержки, вход второго элемента задержки, первый вход первого триггера и второй вход второго элемента И являются соответственно первым, вторым и третьим входами блока управления, выход формирователя импульсов и выход второго элемента И являются соответственно первым и вторым выходами блока управления.

3. Устройство по п. ^отличающееся тем, что формирователь модели сигнала содержит элемент памяти, элемент задержки и ключи, выход первого ключа соединен с входом элемента памяти, первый выход которого соединен с первым входом второго ключа, выход которого соединен с шиной нулевого потенциала, выход элемента задержки соединен с . первым входом первого ключа, второй выход элемента памяти и выход элемента задержки являются соответственно первым и вторым выходами формирова- _nQ1 SU an 1100634.

теля модели сигнала, объединенные вход элемента задержки и второй вход второго ключа и второй вход первого ключа являются соответственно первым и вторым входами формирователя модели сигнала .