вого, второго и третьего сумматоров са четвертого сумматора вл етс объединены и вл ютс входом логичес- входом логической единицы устройкого нул устройства, а вход перено- ства.
1101832
Изобретение относитс к информационно-измерительной и вычислительн технике и может быть использовано д сжати информации в многоканальных телеметрических системах с временнь разделением каналов. Известно устройство дл обработк и сжати информации, содержащее регистр текущей выборки, регистр числ сумматор, оперативную пам ть со счетчиками адреса, элементы И,ИЛИ Недостатком такого устройства в л етс низкое быстродействие, обусловленное двум последовательными операци ми сравнени ,приводимыми дл каждой выборки входного сигнала. Наиболее близким по технической сущности и достигаемому результату к -изобретению вл етс устройство дл обработки и сжати информации, состо щее из k-разр дного регистра текущей выборки, выход которого соединен с первым входом сумматора, старшие k-a-пр мых и инверсных выходов которого подключены к входам элементов И-НЕ, выходы которых подключены к входам элемента ИШ., к третьему входу которого подключен выход схемы сравнени , к первым вхо дам которой подключены оставшиес а-младших разр дов регистра текущей выборки, а к вторым - пр мые и инве сные шины апертуры, буферного опера тивного запоминающего устройства и адресных счетчиков, выходы которых через мультиплексор соединены с адресными входами буферного запоминаю щего устройства 2j. Низкое быстродействие известног устройства обусловлено двум операци ми сравнени , перва из которых осуществл етс над k разр дами, где k. - разр дность поступающих выборов x(t), а втора - над а разр дами , где а - разр дность максимальной апертуры . Поскольку , то ,следовательно , врем выполнени операций сравнени в в одном такте определ етс как c-(k+a)i;o (2k-1)%, где OQ - врем выполнени операции суммировани дл одного разр да выборки . Врем Т обработки одной выборки дл Э.ТОГО устройства определ етс выражением Т 2., (k+a) + мак. гдevg, - врем записи в буферном оперативном запоминающем устройстве ; р/2 - врем записи в параллельный регистр числа. Целью изобретени вл етс упрощение устройства. Поставленна цель достигаетс тем, что устройство, содержащее регистр текущей выборки,, пр мой информационный выход которого соединен с информационным входом буферного блока пам ти,адресный вход которого подключен к выходу мультиплексора, первьй вход которого соединен с информадионHbiM выходом счетчика адреса записи, установочный вход которого объединен с установочным входом счетчика адреса считьшани и вл етс входом начальной установки нул устройства, выход первого элемента задержки подключен к входу второго элемента задержки и входу управлени считыванием буферного блока пам ти, информационный выход которого вл етс информационным выходом устройства, выход второго элемента задержки соединен с синхровходом счетчика адреса считывани , информационный выход которого подключен к второму входу мультиплексора, управл ющий вход которого объедино с входом первого элемента задержки и вл етс входом синхронизации опроса устройства, информационный вход регистра текущей выборки вл етс информационным входом устройства, первый и второй сумматоры , элемент ИЛИ, содержит третий и четвертый сумматоры, первьй и второй регистры и элемент И, выход кото рого соединен с входом управлени записью буферного блока пам ти, синхровходом счетчика адреса записи и синхровходами первого и второго реги стров соответственно, инверсный информационньй и пр мой информационный выходы которых соединены с первыми входами соответственно первого и второго сумматоров, выходы.переноса которых подключены соответственно к первому и второму входам элемента ИЛИ, выход которого подключен к первому входу элемента И, второй вход которого объединен с синхровходом регистра текущей выборки и вл етс входом синхронизации устройства, пр мой информационньй выход регистра текущей выборки подключен к второму входу первого сумматора и первому входу третьего сумматора, выход которого соединен с инфомационным входом первого регистра, установочньм вход которого объединен с установочным входом второго регистра и образует вход начальной установки нул устройства,, инверсный информаци онный выход регистра текущей выборки соединен с вторым входом.второго сум матора и первым входом четвертого сумматора, выход которого подключен информационному входу второго регист ра, вторые входы третьего и четверто го сумматоров вл ютс соответственн первым и вторым входами задани пара метра устройства, входы переноса пер вого, второго и третьего сумматоров объединены и вл ютс входом логического нул устройства, а вход пере носа четвертого сумматора вл етсй входом логической единицы устройства На чертеже представлена блок-схем устройства дл обработки и сжати информации. Устройство дл обработки и сжати информации состоит из регистра 1 текущей выборки, вход которого вл етс входом устройства, пр мые выходы 2 которого подключены к первым входам (k+1-разр дного) сумматора 3, а инверсные выходы 4 регистра 1 подключены к первым входам .сумматора 5, вторые входы сумматоров 3 и 5 соответственно вл ютс первым и вторым входами 6 и 7 задани параметров (пр мой и инверсной апертуры), выходы сумматоров 3 и 5 подключены к входам регистра 8 и регистра 9 (k+1-разр дных ) , инйерсные выходы регистра 8 подключены к первым входам (k+1-разр дного ) сумматора 10, к вторым входам которого подключены пр мые выходы регистра 1, пр мые выходы регистра 9 подключены к входам (k+1-разр дного ) сумматора 11, к вторым входам которого подключены инверсные выходы регистра 1, выходы переноса сумматоров 10 и 11 подключены к входам элемента ItOH 12, выход которого подключен к первому входу элемента И 13, второй вход которого вл етс входом 14 синхронизации , который также подключен к синхровходу 15 рег.истра 1, входы 16 которого вл ютс входами устройства. Выход элемента И 13 подключен к синхровходам регистров 8 и 9, входу 17 управлени записью буферного блока 18 пам ти и входу счетчика 19 адреса записи, выход которого подключен к первому входу мультиплексора 20, к второму входу которого подключен выход счетчика 21 адреса считывани . Вход 22 синхронизации опроса подключен к управл ющему .входу мультиплексора 20 и к входу первого элемента 23 задержки, выход которого подк.шочен к входу 24 управлени считыванием блока 18 и к входу второго элемента 25 задержки, выход которого подключен к входу счетчика 21, выход мультиплексора 20 подключен к адресному входу 26 блока 18, выход 27 котор-го вл етс выходом устройства, к входам переноса сумматора 5 подключен вход 28 логической единицы, а к входу переноса сумматоров 3, 10 и 11 подключен вход 29 логического нул , к входам 30 блока 18 подключены пр мые выходы регистра 1, к установочным входам счетчиков 19 и 22, регистров 8 и 9 подключен вход 31 начальной установки нул . Устройство работает следующим образом. В начальный момент (t 0) регистры 8 и 9, счетчики 19 и 21 сбрасываютс импульсом по входу 31. Перва выборка Х(1) записываетс с помощью импульса на входе 14 в регистр 1. На сумматорах 3,4,10 и 11 вычисл ютс соответственно У1(1),, У2(1), У3(1), В4(1), величины которых равны У1(1)- Х(1)+ ft ; У2(1) Х(1)-ь & +1 Х(1) -Л ; У3(1) Х(1)+Ф Х(1)+()Х(1)У4 (1) Х(1) + Ф Х(1)(2 -1)-Х(1) Если Х(1) 0, то устройство ждет первой нулевой выборки. Если ХСО/О то возникают сигналы переноса на сум маторах 10 и 11, которые, пройд через элемент ИЛИ 12, открывают элемент И 13 и пропускают синхроимпульс с входа 14, записьшающий Х(1) с выхо да 2 регистра 1 в блок 18, прибавл ющий единицу к содержимому счетчика 19 и записывающий У1(1) и У2(1) с выходов сумматоров 3 и 5 в регистр 8 и 9 соответственно. Следующа выборка Х(2) также запи сываетс в регистр 1, а на вькодах сумматоров 10 и 11 по вл ютс числа У3(2) и.У4(2). У3(2) Х(2) + У1(1) (2)-(Х(1) + U )-1 (2)-ХП)-U-1 У4(2):;Х(2) + +У2(1) -Х(2)-1 + (Х(1)-й ) (Х(1)-Х (2) -Л - 1. Если УЗ(2) О или У4(2) О, то на выходе переноса од го из сумматоров 10 или 11 по вл ет с сигнал, который, пройд через элемент ИЛИ 12, открывает элемент И 13 и Х(2) записываетс в блок 18, к содержимому счетчика 19 прибавл е с 1 , а ,в регистры 8 и 9 записываютс соответственно У1(2) и У2(2). Есл У3(2)., ,0 и У4(2) 40, то это означает , что ( Х(2)-Х(1) 6 & и (Х{1)-Х(2): Д т.е. /Х(2)-Х(1) , сигнал переноса не возникает и элемент И 13 остаетс закрытым по первому входу, так как на обоих входах элемента ИЛИ 12 имеютс нулевые сигналы . Следовательно, в регистре 8 всегда хранитс величина ( и), а в регистре 9 - величина (), где X - величина последней неиз0ЫТОЧНОЙ выборки, и по вление единицы на выходе элемента ИЛИ 12 следует из описанного и происходит только при выполнении услови Г X(i) - (х +U ) - 1 0 -X(i) + () - 00, а поскольку величины выборок X(i) целые положительные двоичные числа, то это условие эквивалентно условию неизбыточности выборки X(L):/X{i) . На входы 30 блока 18 поступает неравномерно во времени поток неизбыточных выборок X (L). Блок 18 служит дл выравнивани этого потока во времени,, что осуществл етс с помощью подачи импульсов опроса посто нной частоты по входу 22, которые , поступа на управл ющий вход мультиплексора 20, подключают на адресный вход 26 блока 18 выход счетчика 21; задержавшись элементом 23 задержки на врем , достаточное дл установки адреса считывани , они поступают на вход 24 считывани блока 18 и на его выходе по вл етс записанна по поданному на вход 26 адресу выборка ) . Задержавшись вторым элементом 25 задержки на врем , достаточное дл выполнени блоком 18 операции считывани , они поступают на вход счетчика 21 и прибавл ют к его содержимому 1, подготавлива адрес следующей, подлежащей считыванию, чейки. Врем выполнени всех операций при анализе одной выборки предлагаемым устройством определитс временем параллельных операций сложени k+1разр дными сумматорами 10 и 11, 3 и 5 и наибольшей из величин интервалов времени, необходимых дл выполнени операции записи буферного блока пам ти 1 -5 q и временем ьр параллельно выполн емой записи в регистры 8 и 9 Т- (k + 1)t Таким образом, предлагаемое устройство проще- известного И/РШИ дает увеличение быстродействи по сравнению с прототипом на (а - 1 )о0 cj .