SU1101866A1 - Способ преобразовани угла поворота вала в код и устройство дл его осуществлени - Google Patents

Abstract

1. Способ преобразовани  угла поворота вала в код, основанный на преобразовании уг.ла поворота вала в напр жени , пропорциональные синусу и косинусу угла поворота вала, сравнении этих напр жений, последовательном выпр млении большего и меньшего напр жений, интегрировании опорного напр жени , обратного по знаку выпр цленному большему напр жению, в течение эталонного интервала времени, интегрировании выпр мленного большего напр жени  до заданной величины и определении временного интервала его интегрировани , интегрировании выпр мленного меньшего напр жени  за интервал времени интегрировани  выпр мленного большего напр жени , интегрировании опорного напр жени , обратного по знаку выпр мленному меньшему напр жению, до заданной величины и определении временного интервала его интегрировани  с последующим определением кода угла поворота вала по величине этого временного интервала, отличающийс  тем, что, с целью повьш ени  быстродействи , выпр мленное большее напр жение запоминают, выпр мл ют меньшее напр жение непосредственно после выпр млени  большего напр жени  и его запоминани , .а выпр мленное меньшее напр жение интегрируют непосредственно после интегрировани  выпр мленного и запомненного большего на-г пр жени . 2. Устройство дл  осуществлени  способа по п. 1, содержащее синуснокосинусный датчик, вход которого подключен к источнику напр жени  питани  , а выходы - к входам блока срав (Л нени  и к первым двум входам опредес лител  октантов непосредственно и к входу выпр мител  через первый и второй ключи, опорный источник, вход которого подключен к источнику нат1р жени  питани , интегратор, вход которого через третий и четвертый ключи подключен соответственно к выходам опорного источника и выпр мител , 00 О5 а выход через компаратор - к первому входу блока преобразовани  временного а интервала в код, первый.выход которого подключен к одному входу вычислительного блока, другой вход кото{ )ого соединен с выходом определител  октантов, а выход  вл етс  выходом устройства, и блок управлени , входы которого соединены с выходом блока сравнени  и вторым выходом блока преобразовани  временного интервала в код, а выходы подключены к второму входу блока преобразовани  временного интервала в код и к управл ющим входам первого, второго, третьего и

Description

четвертого ключей, отличающеес  тем, что в него введены последовательно соединенные блок па м ти и п тый ключ, вход блока пам ти соединен с выходом выпр мител , выход п того ключа подключен к интегратору , управл ющие входы блока пам ти и п того ключа соединены с управл ющими входами первого ключа блока преобразовани  временного ичтервала Е код соответственно, а выход источника напр жени  питани  по ключен к третьему входу определител , октантов. 3. Устройство по п. о т л И-. чающеес  тем, что блок преобразовани  временного интервала в код выполнен в виде трех триггеров, генератора импульсов, четырех элеме тов И, двух элементов ИЛИ, реверсив ного счетчика, дешифратора нул  и блока выдачи кода, причем входы перв триггера соединены соответственно с выходом первого элемента ИЛИ и с пе вым входом блока преобразовани , а пр мой выход - с первым входом первого элемента И, входы второго триг гера соединены соответственно с вы66 ходами второго элемента И и дешифратора нул , а пр мой выход - с первым входом третьего элемента И, выход генератора импульсов подключен к вторым входам первого и третьего элементов И, выходы которых соединены с входами реверсивного счетчика, выход которого подключен к входу дешифратора нул , выход которого подключен к первым входам первого и второго элементов ИЛИ и треть.его триггера, второй вход которого соединен с вторыми входами первого элемента ИЛИ и блока преобразовани , а пр мой выход - с первым входом четвертого элемента И, второй вход которого соединен с вторым входом первого триггера и с первым входом второго элемента И, а выход - с управл ющим входом блока вьщачи кода, вход которого подключен к выходу реверсивного счетчика, а выход - к первому выходу блока преобразовани , второй вход второго элемента И соединен с инверсным выходом третьего триггера, а первый вход с вторым входом второго элемента ИЛИ, выход которого соединен с вторым выходом блока преобразовани .

-. Изобретение относитс  к автомати ке и вычислительной технике и может быть использовано дл  построени  ан лого-цифровых преобразователей угло вых перемещений и устройств сопр л :е нн  аналоговых источников информации с микропроцессорами и ЭВМ. Известен способ преобразовани  угла поворота вала в код, в соответствии с которым формируют напр жени , пропорциональные синусу и косин су угла поворота вала, выпр мл ют и сравнивают эти напр жени , а по результатам сравнени  определ ют меньшее и большее из них, интегрируют выпр мленное меньшее напр жение в те чение эталонного временного интервала , интегрируют выпр мленное большее напр жение с противоположным знаком до заданной величины, а временной интервал интегрировани  выпр мленного большего напр жени  преобразуют в код С 13Известно устройство дл  осуществлени  этого способа, содернсащее синусно-косинусный датчик, вход которого подключен к источнику напр жени  питани , а выход - к первым двум входам определител  октантов, третий вход которого соединен с источником напр жени  питани , первый и второй выпр мители и блок сравнени j выход которого подключен к входу блока управлени51, выходы которого соединены с управл ющими входами двух ключей, выходы которых объединены и через последоватапьно соединенные интегратор и компаратор подключены к первому входу блока преобразовани  временного интервала в код. второй вход которого соединен с третьим выходом блока управлени , а выход - с одним на входов вычислительного блока, другой вход которого подключен к выходу определител  октантов, а выход  вл етс  выходом устройства, входы пер3 1 вого н второговыпр м 1телей соединены с выходами синусио-косннусного датчи ка, а выходы - с входами блока сравнени  и с информационными входами соответствующих ключей 1 . Недостатком даннь х снособа и устройства  вл етс  погрешность преобра зовани  выходных напр жений синуснокосинусного датчика в посто нные напр жени  посредством двух выпр мителей с неидентичными характеристиками Наиболее близким к предложенному по технической сущности  вл етс  спо соб преобразовани  угла поворота вал в код, основанный на преобразовании угла поворота вала в напр жени , про порциональное синусу и косинусу угла поворота вала, сравнении этих напр жений , последовательном выпр млении большего и меньшего напр жений, интегрировании опорного напр жени , об ратного ,по знаку выпр мленному большему напр жению, в течение эталонного интервала времени, интегрировании от выпр мленного большего напр жени  до заданной величины и определении временного интервала его интег рировани , интегрировании выпр мленного меньшего напр жени  за интервал времени интегрировани  выпр мленного большего напр жени , интегрировании опорного напр гкени , обратного до знаку выпр мленному меньшему напр жению , до заданной величины и определении временного интервала его интег рировани  с последующим определением кода угла поворота вала.по величине этого временного интервала, при этом выпр мление меньшего напр жени  осуществл ют не сразу после выпр млени  большего напр жени , а с некоторой задержкой, необходимой дл  выполнени  операции интегрировани  выпр мленного большего напр жени  до задан ной величины, определени  и запоминани  (в виде кода) интервала времени его интегрировани ; интегрирование выпр мленного меньшего напр жени  осуществл ют не сразу после интегрировани  выпр мленного большего напр жени , а с некоторой задержкой , необходимой дл  выпр млени  меньшего напр жени  и восстанов лени  запомненного ранее (в виде кода) интервала времени интегрировани  выпр мленного большего напр жени , в течение которого должно интегрирова.тьс  выпр мленное меньшее напр жение С21. 66 . 4 Устройство дл  осуществлени  известного способа содержит синуснокосинусный датчик, вход которого подключен к источнику напр жени  питани , а выходы - к входам блока сравнени  и к первым двум входам определител  октантов непосредственно и к входу выпр мител  через первый и второй ключи, опорный источник, вход которого подключен к источнику напр жени  питани  и к третьему входу определи-, тел  октантов , интегратор, вход которого через третий, и четвертый ключи подключен соответственно к выходам опорного источника и выпр мител , а выход через компаратор - к первому входу блока преобразовани  временного интервала в код, первый выход которого подключен к одному входу вычислительного блока, другой вход которого соединен с выходом определител  октантов, а выход  вл етс  выходом устройства, и блок управлени , входы которого соединены с выходом блока сравнени  и вторым выходом блока преобразовани  временного интервала в код с перестраиваемой характеристикой преобразовани , а выходы подключены к второму входу блока преобразовани  временного интервала в код и к управл ющим входам первого , второго, третьего и четвертого ключей L2 . Недостатком известных способа и устройства  вл етс  низкое быстродействие . Целью изобретени   вл етс  повышение быстродействи  способа преобразовани  угла поворота вала в код и устройства дл  его осуществлени . Поставленна  цель достигаетс  тем, что согласно способу преобразовани  угла поворота вала в код, основанному на преобразовании угла поворота в напр жени , пропорциональные синусу и косинусу угла поворота вала, сравнении этих напр жений, последовательном выпр млении большего и меньшего напр жений, интегрировании опорного напр жени , обратного по знаку выпр мленному большему напр жению, в течение эталонного интервала времени, интегрировании выпр мленного большего надр жени  до заданной величины и определении временного интервала его интегрировани , интегрировании выпр мленного меньшего напр жени  за интервал времени интегрировани  выпр мленного большего напр жени , интегрировании опорного напр жени ., обратного по знаку выпр мленному меньшему напр жению , до заданной величиньг и опр делении временного интервала его интегрировани  с последующим определением кода угла поворота вала по вели чине этого временного интервалаj выпр мленное большее напр жение запо минают, выпр мл ют меньшее напр жение непосредственно после выпр млени  большего напр жени  и его запоминани , а выпр кшенное меньшее напр жение интегрируют непосредственно после интегрировани  выпр мленного и запоминающего большего напр жени  В устройство дл  осуществлен 1  способа, содержащее синусно-косинусный датчик, вход которого подключен к источнику напр жени  питани , а вы ходы - к входам блока сравнени  и к первым двум входам определител  октантов непосредственно и к входу выпр мител  через первый и второй клю чи, опорный источник,, вход которого подключен к источнику напр жени  питани , интегратор, вхо/ которого чере третий и четвертый ICJIIOMH подключе соответственно к выходам опорного источника и вьiПp   l eJIЯ,, а выход через компаратор - к первому входу блока преобразовани  временного интервала в код, первый выход которого подключен к одному входу вычнс.иитель ного блока, другой вход которого со ден с выходом oпpeдeJlнтeл  октантов а выход  .вл етс  выходом устройст1г1а и блок управлени 5 входы которого соединены с выходом блока сравиемн  и вторым выходом блока преобразовани  временного интервала в код. а выходы подключены к вто1)ому входу блока преобразовани  временного нитервала в код и к управл ющим входам первого, второгоJ третьего и чет вертого ключей, вве/дены последовател но соединенные блок пам ти и п тьй ключ, вход блока пам ти соединен с вы ходом выпр мител , вьжод п того ключа подключен к интегратору, управл ющие входы блока пам ти и п того ключа соеди нены с управл ющими входами первого ключа и блока преобразовани  временного интервала в код соответственно , а выход источника напр жени  питани  подключен к третьему входу определител  октантов.. Кроме того, блок преобразовани  временного интервала в код выполнен в виде трех триггеров, генератора импульсов, четырех элементов И, двух элементов ИЛИ, .реверсивного счетчика, дешифратора нул .и блока вьщачи кода, причем входы первого триггера соединены соответственно с выходом первого элемента ИЛИ и с первым входом блока преобразовани , а пр мой выход - с первым входом первого злемента И, входы второго триггера соединены соответственно с выходами второго элемента И и де.шифратора нул , а пр мой выход - с первым Входом третьего элемента И, выход генератора импульсов подключен к вторым входам первого и третьего элемента И, которых соединены с входами реверсивного счетчика., выход которого подключен к входу дешифратора нул , выход которого подключен к первым входам первого и второго э;1емента ИЛИ и третьего триггера, второй вход которого соединен с вторыми зходамй первого элемента НИИ и блока преобразовани , а пр мой выход - с первым входом четвертого элемента И, второй вход которого соедине  с вторым входом первого триггера и с первым входом второго элемента И, а выход - с управл ющим входом блока ввудачи кода, вход которого подключен к выходу реверсивного счетчика, а выход - к первому выходу блока преобразовани  , второй вход второго элементаИ соединен с инверС1 Ь м выходом третьего триггера, а первый вход - с В7орым вход.ом второго злемента ИЛИ, выход которого соединен с вторым выходом блока преобразовани  , Способ заключаетс  в том, что выпр  шение меньшего напр жени  осушест i:; л   ют непосредственно после получени  результата вьтр ьшени  большего напр жени , который предварительно запоминают,, а интегрирование выпр мленного меньшего напр жени  осуществл ют епосредственно после интегрировани  выпр мленного и запомненного большего напр жени . На фиг, 1 показана структурна  схема предлагаемого устройства, реализующего способ; на фиг. 2 - схема блока преобразовани  временного интервала в код, вход ш,его в состав устройства; на фиг. 3 - временные диаrpaMNtbi работы устройства. Устройство (фиг. 1) содержит си}1усно-косинусный датчик (СКД) 1, вход которого подключен к источнику 2 напр жени  питани , а выходы - к входам блока 3 сравнени  и к первым двум входам определител  k октантов непосредственно и к входу выпр мител  5 через ключи 6 и 7, опорный источник 8, вход которого подключен к источнику напр жени  питани  и к третьему -входу определител  октанто блок 9 пам ти, вход которого подключен к выходу выпр мител , интегратор 10, вход которого через ключи 11-13 подключен соответственно к выходам опорного источника, блока пам ти и выпр мител , а выход через компаратор 14 - к первому входу 15 блока 16 преобразовани  временного интервала в код с перестраиваемой характеристикой преобразовани , первый выход 17 которого подключен к одному из входов вычислительного блока 18, другой вход которого соединен с выходом определител  4 окта нтов, а вь1ход  вл етс  выходом устройства , и блок 19 управлени , входы которого соединены с выходом блока сравнени  и вторым выходом 20 блока 16, а выходы - с вторым входом 21 блока 16, с управл ющим входом блока 9 пам ти и.с управл ющими входами всех ключей 6, 7, 11, 12и 13. Блок 16 преобразовани  временно интервала в код с перестраиваемой характеристикой преобразовани  (фиг. 2) содержит первый триггер 22 входы которого соединены соответственно с выходом первого элемента ИЛИ 23 и с первым входом 15 блока 1 а выход - с первым входом первого элемента И 24, второй триггер 25, входы которого соединены с выходами второго элемента И 26 и дешифратора 27 нул , а выход - с первым входом третьего элемента И 28, .генератор 29 импульсов, выход которого подключен к вторым входам первого и тр тьего элeмe тoв И, выходы которых соединены с входами реверсивного счетчика 30, выход которого подключен к первым входам первого элемент ИЛИ, второго элемента ИЛИ 31 и Третьего триггера 32, второй вход кото рого соединен с вторым входом перво го элемента ИЛИ и входом 21 блока 1 а первый выход - с первым входом четвертого элемента И 33, второй, вх которого соединен с вторым входом пер вого триггера и с первым входом вто рого элемента И, а выход - с управл ющим входом блока 34 выдачи кода. вход которого подключен к выходу реверсивного счетчика, а выход - к первому выходу 17 блока 16, второй вход второго элемента И соединен с вторым выходом третьего триггера, а первый вход - с вторым входам второго элемента ИЛИ, выход которого соединен с вторым выходом 20 блока 16. Преобразование угла поворота вала в код происходит в следующей последовательности . В момент времени ((Фиг. За) блок 19 формирует первый управл ющий сигнал (фиг. Зв), который в зависимости от результатов сравнени  выходных напр жений СКД 1 блоком 3 устанавливает в замкнутое положение один из ключей 6 или 7, а именно тот из ключей, на входе которого действует большее из выходных напр жений СКД 1. Допустим, это - ключ 7 (фиг. 1). Большее по амплитуде выходное напр жение CKJ, 1 через замкнутьш ключ 7 подаетс  на вход выпр м11тел  5 и преобразуетс  в посто нное напр жение за врем  cg. Длительность f первого управл ющего сигнапа блока 19 выбираетс  из услови  Т момент времени Сфиг. .35) блок 19 фор шрует второй управл ющий сигнал (фиг. 3d) с длительностью, равной эталонному интервалу времени. Этот сигьшл устанавливает в замкнутое положение ключ 11, через который напр жение с выхода опорного источника 8 подаетс  на вход интегратора 10 и интегрируетс  (фиг. 3S), интервал времени t..,-t . Задержка второго управл ющего сигнала относите.пьно первого и его длительность fj -эт выбираютс  таким образом, чтобы успеть закончить выпр мление большего напр жени  к моменту времени -t , а выпр мление меньшего напр жени  - к моменту времени г2. В момент времени t(фиг. Зи) блок 19 формирует третий управл ющий сигнал (фиг. Зг) , передним фронтог которого заноситс  в блок 9 пам ти поctoHHHoe напр жение с выхода выпр мител  5 - результат выпр мпени  большего из выходных напр жений СКД 1. В момент времени-t, кроме того, заканчиваетс  первый управл ющий сигнал (фиг. Зв)5 при этом ключ 7 размыкаетс  (врем  отпускани  ключа должно быть достаточным дл  того, чтобы надежно занести в блок 9 пам ти выходное напр жение выпр мител  5) и 91 большее напр жение отключаетс  от вы пр мител , одновременно третьим упра л ющим сигналом блока 19 замыкаетс  ключ 6 и к входу выпр мител  подключаетс  меньшее из выходньгх напр жеНИИ СКД 1, которое преобразуетс  в посто нное напр жение. В момент времени t заканчиваетс  второй управл ющий сигнал (фиг, 33), в результате чего ключ 11 размыкаетс  и напр жение с выхода опорного источника 8 отключаетс  от интеграто ра 10; формируетс  блоком 19 четвертый управл ющий сигнал (фиг. Зе), который устанавливает в замкнутое положение ключ 12, подключа  к входу указанного интегратора выпр мленное и запомненное блоком 9 большее выходное напр жение СКД 1 Ug(3c(n Начинаетс  такт интегрировани  этого напр жени  (фиг. ЗБ, интервал времени tj)- Четвертый управл ющий сигнал, кроме того, подаетс  на вход 21 блока 16, включа  его в режим преобразовани  Временной интер вал - код. Передним фронтом этого си1нала устанавливаетс  в положение О триггер 32 (фиг. 2), при этом триггер потенциал высокого уровн , соответствующего уровню логической 1 (в дальнейшем - разрешающий потенциал), с выхода и триггера (фиг. 3с) подготавливает; элемент И 26;устанавливаетс  в положение 1 (через элемен ИЛИ 23) триггер 22, с выхода и которого разрешающий потенциал (фиг, подаетс  на управл ющий, вход элемента И 24 и открывает его, при этом счетные импульсы с выхода генератора 29 через элемент И 24 поступают на вход Сложение реверсивного счетчи-ка 30 и подсчитываютс  им (фиг. Зк). В момент времени 2 когда выход ное напр жение интегратора 10 достигает заданной величины (фиг, 35 , нулевое значение), срабатывает компаратор 14, импульс с выхода которого (фиг. 3л) поступает на вход, 15.блока 16 с перестраиваемой характеристикой преобразовани  и сразу же переводит го в режим преобразовани  кода во временной интервал. Дл  этого указан ный импульс перебрасывает триггер 22 в исходное положение О, при этом разрешающий потенциал с управл гадего входа элемента И 24 снимаетс  (фиг. Зи) и поступление счетных импульсов генератора 29 на вхпп ело66 женин реверсивного счетчика 30 прекращаетс  (фиг. Зк) проходит через открытый элемент И 26 (фиг. Злл) и устанавливает в положение 1 триггер 25, разрешающий потенциал с выхода И которого (фиг. Зн) подаетс  на управл ющий вход элемента И 28 и открывает его, при этом счетные импульсы генератора 29 через элемент И 28 начинают поступать на вход вычитани  реверсивного счетчика 30 (фиг. 3 о), содарж мое .которого уменьшаетс  с каждым поступившим счетным импульсот-;; проходит через элемент ИЛИ 31 и с выхода 20 блока 16 поступает на блок 19, который формирует задний фронт четвертого управл ющего сигнала (фиг, Зе);, разрешающий потенциал с управл ющего входа ключа 12 снимаетс  и он размыкаетс , отключа  напр жение от интегратора и одновременно передний фронт п того управл ющего сигнала (фиг. Зж), устанавливающего в замкнутое положение ключ 13, через который выпр мленное к этому моменту времени меньшее выходное напр жение СКД 1 с выхода выпр мител  5 подключаетс  к входу интегратора и интегрируетс  им (фиг. 35, интервал времени t2t3)В момент времени t3(T.e. через интервал времени лъз с момента времени t , равный At2 /l-fcj i2-fc) содержимое реверсивного счетчика достигает нул  и срабатывает дешифратор 27, импульс с выхода которого (фиг. Зп) возвращает триггер 25 в исходное положение О, при этом разрешающий потенциал с управл ющего входа элемента И 28 снимаетс  (фиг. Зн) и поступление счетных импульсов генератора 29 на вход вычитани  реверсивного счетчика 30 прекращаетс  (фиг. Зо); устанавливает в положение 1 триггер 32, при этом разрешающий потенциал с выхода Q этого триггера (фиг. 3р) подготавливает элемент И 33; проходит через элемент ИЛИ 23 и вновь устанавливает триггер 22 в положение 1 (перевод  вторично блок 16 в режим преобразовани  Временной интервал код )5 при этом разрешающий потенциал с выхода б, триггера (фиг. Зи) подаетс  на управл ющий вход элемента И 24, открывает его и разрешает постугшение счетных импульсов генератора 29 на вход сложени  реверсивного счетчика 30 (фиг. Зк) проходит П.1101866 через элемент ИЛИ 31 на выход 20 блока 16 и далее на блок 19, который формирует задний фронт п того управл ющего сигнала (фиг. Зж, разрешающий потенциал с управл ютцего входа 5 ключа 13 снимаетс  и он размыкаетс , отключа  напр жение U от интегратора)и одновременно передний фронт шестого управл ющего сигнала (фиг. Зз), устанавливающего в замкнутое положение 10 ключ 11,. через который напр жение с выхода опорного источника 8 вновь подключаетс  к входу интегратора 10 и интегрируетс  им (фиг. 35, интервал времени ).15 В момент времени -fc, когда выходное напр жение интегратора 10 достигает заданной величины, т.е. нулевого значени  (фиг. 35), срабатывает компаратор 14, импульс с выхода 20 которого (фиг. 3л) возвращает триггер 22 в исходное положение О, при этом разрешающий потенциал с управл ющего входа элемента И 24 снимаетс  (фиг. 3 и), поступление счетных 25 импульсов генератора 29 на вход сложени  реверсивного счетчика прекращаетс  (фиг. 3к), а код в счетчике фиксируетс {Проходит через открытый элемент,И 33 (фиг. 3т) и устанавлит зо вает блок 34 выдачи кода в положение, при котором код реверсивного счетчика считываетс  и (с выхода 17 преобразовател  16) поступает на вычислительный блок 18; проходит через элемент 5 ИЛИ 31 и (с выхода 20 преобразовател ) поступает на блок 19, который формирует задний фронт шестого и третьего управл ющих сигналов (фиг. 3 3 и -г соответственно, размы- Q каютс  ключи 11 и 6). На этом

управлени  и св занных с ним. Бл рота (в ци блок ление Та ворот с  (ф где/s . 4- 2Л-t , /s-t. В стве чем Э

вани  предлагаемого устройства определ етс  его техническими преимуществами . определ ет октант угла пововыдает полученный результат ой форме) на вычислительный в котором происходит вычиспределах октанта. образом, измерение угла пола осуществл етс  за вре3 ) t 4i -b4t2 f tj-bdt -tAtj , эталонный интервал времени , в течение которого интегрируетс  опорное напр жение, обратное по знаку выпр мленному большему напр жению; - интервал времени, в течение которого интегрируетс  выпр мленное и запомненное блоком 9 большее напр жение U5(jc(n| - примыкающий к 4i, интервал времени, в течение которого интегрируетс  . выпр мленное меньшее напр жение ( g интервал времени, в течение которого интегрируетс  опорное напр жение, обратное по знаку выпр мленному меньшему напр жению- , - интервал времени,- в течение которого по измеренному М определ етс  (вычислительным блоком) угол поворота вала в пределах октанта. лагаемых способе и устрой- .   преобразовани  меньше, естных. ический эффект от использо16

29

15

20

11

L.

27

Л

laanisaaiiJ 1

Фиг.г

5(ЗЛП}

tn

и

л м

н

i- t

nnintniimiiiiiiiii

iiiiiiiiiiiiiii

/

liniimiinmiiium

Claims (3)

1. Способ преобразования угла поворота вала в код,' основанный на преобразовании угла поворота вала в напряжения, пропорциональные синусу и косинусу угла поворота вала, сравнении этих напряжений, последовательном выпрямлении большего и меньшего напряжений, интегрировании опорного напряжения, обратного по знаку выпрямленному большему напряжению, в течение эталонного интервала времени, интегрировании выпрямленного большего напряжения до заданной величины и определении временного интервала его интегрирования, интегрировании выпрямленного меньшего напряжения за интервал времени интегрирования выпрямленного большего напряжения, интегрировании опорного напряжения, обратного по знаку выпрямленному меньшему напряжению, до заданной величины и определении временного интервала его интегрирования с последующим определением кода угла поворота вала по величине этого временного интервала, отличающийся тем, что, с целью повышения быстродействия, выпрямленное большее напряжение запоминают, выпрямляют меньшее напряжение непосредственно после выпрямления большего напряжения и его запоминания, а выпрямленное меньшее напряжение интегрируют непосредственно после интегрирования выпрямленного и запомненного большего нат пряжения.

2. Устройство для осуществления способа по п. 1, содержащее синуснокосинусный датчик, вход которого подключен к источнику напряжения питания, а выходы - к входам блока сравнения и к первым двум входам определителя октантов непосредственно и к входу выпрямителя через первый и вто рой ключи, опорный источник, вход которого подключен к источнику натгря жения питания, интегратор, вход кото рого через третий и четвертый ключи подключен соответственно к выходам опорного источника и выпрямителя, а выход через компаратор входу блока преобразования к первому интервала в код, первый.выход кото

SU .,„1101866

I I I о рого подключен к одному входу вычислительного блока, другой вход которого соединен с выходом определителя октантов,а выход является выходом устройства, и блок управления, входы которого соединены с выходом блока сравнения и вторым выходом блока преобразования временного интервала в код, а выходы подключены к второму входу блока преобразования временного интервала в код и к управляющим входам первого, второго, третьего и четвертого ключей, отличающееся тем, что в него введены последовательно соединенные блок памяти и пятый ключ, вход блока памяти соединен с выходом выпрямителя, выход пятого ключа подключен к интегратору, управляющие входы блока памяти и пятого ключа соединены с управляющими входами первого ключа и блока преобразования временного иц- . тервала е код соответственно, а выход источника напряжения питания подключен к третьему входу определителя· октантов.

3. Устройство по п. 2, о т л и-, чающееся тем, что блок преобразования временного интервала в код выполнен в виде трех триггеров, генератора импульсов, четырех элементов И, двух элементов ИЛИ, реверсивного счетчика, дешифратора нуля и блока выдачи кода, причем входы первого триггера соединены соответственно с выходом первого элемента ИЛИ и с первым входом блока преобразования, а прямой выход - с первым входом первого элемента И, входы второго триггера соединены соответственно с вы ходами второго элемента И и дешифратора нуля, а прямой выход - с первым входом третьего элемента И, выход генератора импульсов подключен к вторым входам первого и третьего элементов И, выходы которых соединены с входами реверсивного счетчика, выход которого подключен к входу дешифратора нуля, выход которого подключен к первым входам первого и второго элементов ИЛИ и третьего триггера, второй вход которого соединен с вторыми входами первого элемента ИЛИ и блока преобразования, а прямой выход - с первым входом четвертого элемента И, второй вход которого соединен с вторым входом первого триггера и с первым входом второго элемента И, а выход - с управляющим входом блока выдачи кода, вход которого подключен к выходу реверсивного счетчика, а выход - к первому выходу блока преобразования, второй вход второго элемента И соединен с инверсным выходом третьего триггера, а первый вход с вторым входом второго элемента ИЛИ, выход которого соединен с вторым выходом блока преобразования.