SU1103242A2 - Статистический анализатор - Google Patents

Abstract

СТАТИСТИЧЕСКИЙ АНАЛИЗАТОР по авт. св. 478317, о т л и ч а rout и и с   тем, что, с целью расширени  функциональ 1ых возможностей путем определени  качественной оценки вли ни  внешних факторов на исследуемый случайный процесс, он содержит блок пам ти, дополнительную схему сравнени , делитель кодов, дополнительный делитель частоты, умножитель, дополнительные счетчик, группу элементов. И, второй дополнительный накапливающий сумматор и блок вычитани , выход которого через дополнительный делитель частоты подключен к первсму информационному входу делител  кодов, выход которого соединен с первым входом дополнитель ной схемы сравнени , второй вход которой подключен к выходу блока пам ти , а выход  вл етс  выходом анализатора , управл ющий вход делител  кодов, объединен с управл ющим входом умножител  и подключен к выходу схемы сравнени , а второй информационный вход делител  кодов и информационный вход умножител  объединены и подключены к выходу первого дополнительного накапливающего сумматора, выход умножител  соединен с первым входом блока вычитани , второй вход которого подключен к выходу второго дополнительного накапливёиощего сумматора, первый вход которого подключен к выкоду второго элемента И, второй вход (Л соединен с выходом дополнительной группы элементов И, а третий вход объединен с первым входом дополнительной группы элементов И, с входом дополнительного счетчика и подключ.ен к выходу второго клапана, выход дополнительного счетчика соединен с вторым входом дополнительной группы элементов И. со IND 4 to

Description

Изобретение относитс  к области специализированных средств вычислительной техники, предназначенных дл  автоматического анализа случайных процессов, и может быть использовано например, дл  решени  экономических задач, управлени  технологическими процессами.

По основному авт. св. № 478317 известен статистический анализатор, содержащий делитель частоты, счетчики , информационные выходы которых подключены соответственно к первой ивторой группе вентилей, перва  группа вентилей соединена с входами накаливающего сумматора, первый и второй клапаны, информационные входы которы подключены соответственно к источнику обрабатываемого сигнала и к источнику тактовых импульсов, управл ю щие входы клапанов подключены к выходу первого триггера, вход которого соединен через счетчик выборки с выходом первого клапана, выход второго клапана подключен к первому делителю частоты, третий клапан, подключенный входом к первому триггеру, а выходо,мк второму триггеру, схему ИЛИ, подключенную одним входом к выходу второго клапана, первую и вторую схемы И, первые входы которых соединены

с генератором импульсов, а вторые соответственно подключены к второму и третьему триггерам, схему сравнени и дополнительный накапливающий сумматор , соединенный с первой группой входов схемы сравнени , входы дополнительного накапливающего сумматора подключень к выходам второй группы вентилей, втора  группа входов схемы сравнени  соединена с выходами накапливающего сумматора, подключенного к третьему триггеру, второй вход которого соединен с выходом первого клапана, а выход подключен к первому счетчику и к третьему клапану, выход второй схемы И через второй делитель частоты соединен с одним из входов дополнительного накапливающего сумматора , выход схемы сравнени .подключен к одному из входов первой схемы И, выход которой соединен со схемой ИЛИ, выход которой подключен к информационному входу первого счетчика, второму входу первой группы вентилей и второму входу накапливающего сумматора , выход второго делител  частоты соединен с входом второго счетчика и вторым входом второй группы вентилей til.

Однако с помощью такого анализатора невозможно определить степень вли ни  внешних факторов на исследуемый случайный процесс.

Цель изобретени  - расширение функциональных возможностей путем обеспечени  качественной оценки вли ни  внешних факторов на исследуемый случайный процесс.

Поставленна  цель достигаетс  тем что статистический анализатор дополнительно содержит блок пам ти, дополнительную схему сравнени , делитель кодов, дополнительный делитель частоты , умножитель, дополнительные счечик , группу элементов и, второй допонительный накапливающий сумматор и блок вычитани , выход которого через дополнИтельный делитель частоты подключен к первому информационному входу делител  кодов, выход которого содинен с первым входом дополнительной схемы сравнени , второй вход которой подключен к выходу блока пам ти , а выход  вл етс  выходом анализатора , управл ющий вход делител  кодов объединен с управл ющим входом умножител  и подключен к выходу схем сравнени , а второй информационный вход делител  кодов и информационный вход умножител  объединены и подключены к выходу первого дополнительного накапливающего сумматора, выход умножител  соединен с первым входом блока вычитани , второй вход которого подключен к выходу второго дополнительного накапливающего сумматора, первый вход которого подключен к выходу второго элемента И, второй вход соединен с выходом дополнительной группы элементов И, а третий вход объединен с первым входом дополнителной группы элементов и, с входом дополнительного счетчика и подключен к выходу второго клапана, выход дополнительного счетчика соединен с вторым входом дополнительной группы элементов И.

На чертеже представлена структурна  схема предлагаемого статистического анализатора.

Статистический анализатор содержит схему ИЛИ 1, выходом подключенную к входу счетчика 2, к импульсному входу первой группы вентилей 3 и суммирующему первому входу накапливающего сумматора 4. Информационные выходы счетчика 2 через группы вентилей 3 соединены с входами накапливающего сумматора 4 таким образом, что выход первого разр да счетчика 2 подключен к входу второго разр да накапливающего сумматора 4, выход второго разр да счетчика - к входу третьего разр да и т.д. Благодар  этом:/ при поступлении на импульсные входы импульса в сумматор 4 заносит.с  удвоенное содержимое счетчцка 2. Выход накапливающего сумматора 4 соединен с первым входом триггера 5, выход которого подключен к первому входу схемы И 6, второй вход которого соединен с внешним источником посто нной частоты, и к входу первого счетчика 2. Выход схемы И б соединен одновременно с вторым суммирующим входом накапливающего сумматора 4 и с входом делител  частоты 7, выходом подключенного к первому вычитающему входу накапливающего сумматора 8, Потенциальные входы группы вентилей 9соединены с инверсными входами триггеров счетчика 10, причем выход первого разр да счетчика 10 соединен с входом второго разр да первого дополнительного накапливающего сумматора 8, выход второго разр да счетчи ка 10 -, с входом третьего и т.д. Счетчики 2 и 10 предназначены дл  подсчета числа входных импульсов. Информационные входы блоков 8, 9, и 10подключены к выходу делител  частоты . 11, входом соединенного с входом схемы ИЛИ 1. Устройство содержит счетчик 12. Делители частоты предназ начены дл  уменьшени  частоты следовани  импульсов N раз. Выход клапана 13соединен также с входом триггера 14и входом клапана 15, выходом-соединенного с входом триггера 5 и чере счетчик 16 выборки с вторым входом триггера 14. Вход клапана 13 служит входом устройства. Счетчик 16 выборки предназначен дл  подсчета числа и пульсов. Число разр дов этого счетчи ка соответствует длине исследуемой в борки. Выход триггера 14 подключен к первому входу клапана 17, второй вход которого соединен с выходом три гера 5, .а выход подключен через три гер 18 к входу схемы И 19. Второй вход схемы И 19 соединен с выходом схемы 20 сравнени  кодов, управл ющим входом умножител  21 и управл ющим входом делител  22 кодов. Входы схемы 20 сравнени  кодов подключены соответственно к выходам накапливающих сумматоров 4 и 8. Выход накапливающего сумматора 8 соединен также с информационным входом умножител  21 и вторым информационным входом делител  22. Умножитель 21 предназначен дл  умножени  цифрового кода на заданное число. Схема сравнени  20 предназначена дл  выработки сигнала при превышений цифровым кодом с первого входа цифрового кода со второго входа. Выход умножител  21 подключен к первому входу блока 23 вычитани . Выход третьего счетчика 12 через последовательно соединенные группу элементов и 24 и накапливающий сумматор 25 подключен к второму входу блока 23 вычитани , причем выход первого разр да счетчика 12 подключе к входу второго разр да накапливающего сумматора 25, выход второго раз р да - к входу третьего разр да и .т.д. Вторые входы группы элементов И 24 и накапливающего сумматора 25 подключены к выходу схемы И 6. Выход блока 23 вычитани  подключен к первому информационному входу делител  22 кодов через дополнительный делитель 26 частоты. Делитель 26 предназначен дл  делени  цифрового кола на посто нное число. Делитель 22 кодов предназначен дл  делени  одного на другой кодов числа со своих входов . Выход делител  22 соединен с первым входом дополнительной схемы 27 сравнени , второй вход которой подключен к выходу блока 28 пам ти, предназначенного дл  посто нного хранени  цифровых кодов чисел, разных критерию Фишера. Схема 27 предназначена дл  сравнени  кодов чисел со своих входов и выработки сигнала при превышении цифровым кодом на первом входе кода со второго входа. Выход схемы 27 служит вторым выходом устройства. Устройство работает следующим образом . В исходном состо нии счетчик 16 выборки, накапливающие сумматоры 4 и 8, триггеры 5, 14 и 18 сброшены в состо ние нул . При этом клапаны 13и 15 открыты по первому входу, а клапан 17 закрыт по второму входу сигналом с выхода триггера 5. Схема И 19 закрыта по третьему входу сигналом с выхода триггера 18, а схема И 6 закрыта по первому входу сигналом с выхода триггера 5. Входна  импульсна  последовательность, соответствующа  выборкам Xj исследуемого случайного процесса ,через открытый клапан 13 поступает на вход квадратора , образованного счетчиком 12, группой вентилей 24, накапливающим сумматором 25, и на входы счетчика 10, группы вентилей 9, накапливающего сумматора 8, и через схему ИЛИ 1 на соответствующие входы счетчика 2, группы вентилей 3 и накапливающего су1иматора 4. Счетчик 2, группа вентилей 3 и накапливающий сумматор 4 образует квадратор, код в сумматоре которого равен квадрату числа импульсов , поступаиощих на вход счетчика 3. Так как импульс с выхода делител  11 частоты сначала записываетс  в счетчик 10 и сумматор 8, а.затем поступает на вентили 9, квадратор, состо щий из счетчика 10, группы вентилей 9 и накапливающего сумматора 8, подсчитывает на своем выходе, т.е. выходе накапливающего суммато- . ра 8, код числа, равный дополнительному коду квадрата числа импульсов. Таким образом, с приходом первой выборки числа Х в накапливающем сумматоре 4 зафиксируетс  код числа XT, а в накапливающем сумматог е 8 код числа -, гдеп - разр д- N ность сумматоров 4 и 8. Импульс OKQH чани  прохождени  выборок Такт перебрасывает в единичное состо ние триггер 5, который по первому входу открывает схему И 6, При этом импульсы с выхода схемы И б поступают на вход накапливающего сумматора 4 на делитель 7 частоты, импульсы с выхода которого поступают на вход накапливающего сумматора ,8. При пос туплении на вход сумматора 4 импульсов он переполн етс , и перепад на его выходе возвращает тригге 5 в исходное состо ние, закрыва  те самым схему И 6 по перв ому входу, К этому моменту в сумматоре 8 зафик сирован код числ.а /X V2 „ Х Xf /X 2 , V2 4-ir) При поступлении последуюпдах значени выборок числа К-работа устройства происходит ансьпогично. После поступ лени  N выборок значений X в суммат ре 8 фиксируетс  код числа, равный дисперсии N-Л импульс приводит к перепол нению счетчика 16 выборки. При этом перепад на его выходе опрокидывает триггер 14 в единичное состо ние, что приводит к закрытию клапанов 13 и 15 по первым входам и к открытию клапана 17 по второму входу. При накоплении числа 2 - Х с сумматора триггер 5 возвращаетс  в нулевое сос то ние. Перепад на его выходе проис ходит через клапан 17, триггер 18 опрокидыщ аетс  в единичное состо ни открыва  тем самым схему И 19. по тре тьему входу. Схема 20 сравнени  код выдает разрешающий сигнал, когда код числа в сумматоре 4 гле ыае или равен коду числа в сумматоре 8. Это значит, что при окончании выборки схема И 19 по второму входу открыта если значение дисперсии в сумматоре 8 не равно нулю. В момент, когда код числа в сумматоре 4 равен или больше кода числа в накапливающем сумматоре 8, сигнал с выхода схемы 20 сравнени  кодов закрывает схему И 19 по второму входу. При этом в накапливающем сумматоре 8 фиксируетс  код среднеквадратического отклонени . с округлением в большую сторону. Одновременно сигнал с выхода схемы 20 сравнени  кодов включает умножитель 21 и делитель 22 кодов. По этому сигналу код среднеквадратического отклонени  с выхода накапливающего сумматора 8 умножаетс  на число разр дов этого сумматора п и поступает на второй вход блока 23 вычитани . На первый вход этого блока поступает сигнал с третьего квадратора , содержащего счетчик 12, группу элементов И 24 и накапливающий сумматор 25. Сигнал на вход счетчика 12 третьего квадратора поступает с выхода входного клапана 13. Код в сумматоре 25 равен квадрату числа импульсов , поступивших на вход счетчика 12, т.е. квадрату общего числа импульсов . Поэтому на выходе блока 23 вычитани  действует код, равный остаточной сумме квадратов исследуемого процесса. Этот код с помощью делител  26 делитс  на п-1 и поступает на первый вход делител  22, на второй вход которого поступает значение дисперсии с выхода накапливающего сумматора 8. Делитель 22 кодов срабатывает по сигналу с выхода схемы 20 сравнени  кодов. Цифровой код с выхода делител  22, равный отношению дисперсии случайного процесса к дисперсии ошибки, поступает на первый вход схемы 27 сравнени , на второй вход которой поступает цифровой код из блока 28 пам ти, равный числовому значению критери  Фишера, вычисленному заранее в соответствии с положением дисперсионного анализа. Схема 27 сравнени  определ ет, какой из ее входных кодов больше. Если код на первом входе больше кода критери  Фишера, то на выходе схемы по вл етс  сигнал, свдительствующий о том, что исследуе Ф1Й процесс за врем  измерени  претерпевает существенные изменени . Если сигнал на первом входе схемы 27 меньше критери  Фишера, то сигнал на выходе равен нулю. Предлагаемое устройство, как и про тотип, позвол ет вычислить среднее значение случайного процесса в счетчике 10, дисперсию в накапливающем сумматоре 8 и среднеквадратическое отклонение в счетчике 2 Оно позвол ет проанализировать вли ние внешних фактсчров на указанные измер емые характеристики случайного процесса. Кроме того, предлагаемый анализатор позвол ет качественно оценить степей вли ни  каждого внешнего фактора на случайный процесс в целом, т.е. разделить внешние факторы на существенные и несущественные.

Claims (1)

1. СТАТИСТИЧЕСКИЙ АНАЛИЗАТОР по авт. св. № 478317, отличающийся тем, что, с целью расширения функциональных возможностей путем определения качественной оценки влияния внешних факторов на исследуемый случайный процесс, он содержит блок памяти, дополнительную схему сравнения, делитель кодов, дополнительный делитель частоты, умножитель, дополнительные счетчик, группу элементов. И, второй дополнительный накапливающий сумматор и блок вычитания, выход которого через дополнительный делитель частоты подключен к первому информационному входу делителя кодов, выход которого соединен с первым входом дополнитель ной схемы сравнения, второй вход которой подключен к выходу блока памяти, а выход является выходом анализатора, управляющий вход делителя кодов, объединен с управляющим входом умно жителя и подключен к выходу схемы сравнения, а второй информационный вход делителя кодов и информационный вход умножителя объединены и подключены к выходу первого дополнительного накапливающего сумматора, выход умножителя соединен с первым входом блока вычитания, второй вход которого подключен к выходу второго дополнительного накапливающего сумматора, первый вход которого подключен к вы- <g коду второго элемента И, второй вход соединен с выходом дополнительной группы элементов И, а третий вход объединен с первым входом дополнительной группы элементов И, с входом дополнительного счетчика и подключен к выходу второго клапана, выход дополнительного счетчика соединен с вторым входом дополнительной группы элементов И.

   со ьо ю

   >