SU1104659A1 - Цифровое устройство частотной автоподстройки - Google Patents

Abstract

ЦИФРОВОЕ УСТРОЙСТВО ЧАСТОТ- НОЙ АВТОПОДСТРОЙКИ, содержащее соединенные последовательно накапливающий сумматор, цифро-аналоговый преобразователь , подстраиваемый генератор с нелинейной характеристикой управлени  и К-разр дньй двоичный электронно-счетный частотомер, последовательно соединенные М-разр дный запоминающий блок, первьй коммутатор и N-разр дный вычитатель, а также (N-1)-paзp дный цифровой анализатор , блок управлени  и синхронизации и второй коммутатор, причем выход (N-1)-разр дного цифрового анализатора подключен к первому входу блока управлени  и синхронизации, первый вход которого соединен с первым входом N-разр дного двоичного электронно-счетного частотомера, второй выход соединен с первым входом накапливающего сумматора, третий выход подключен к управл к щим входам коммутаторов , отличающеес  тем, что, с целью повьштени  зкономичности устройства, в него введен блок коррекции разности, формирутоций на своем выходе.код числа согласно зависимости р при ( р1 л .N р, р-2 прм |р| А и р 0 .N и р+2 при где р I р - значени  кодов чисел соответственно на выходе и входе блока коррекции разности; А 1, включенньш между выходом N -разр дного вычитател , второй вход которого подключен к выходу N-разр дного двоич (Л ного электронно-счетного частотомера и входом второго коммутатора, выход с которого подключен к второму входу накапливающего сумматора, причем N V , вход (N-1)-разр дного цифрового анализатора соединен с выходом блока коррекции разности, второй вход которого подключен к четвертому выходу блока управлени  и синхрони4 зации, третий выход которого подклюО ) чен к управл ющему входу N -разр дел ного двоичного электронно-счетного со частотомера, а вход записи Л -разр дного запоминающего блока соединен с вторым входом блока управлени  и синхронизации .

Description

Изобретение относитс  к радиотехнике и может быть использовано при построении синтезаторов частоты. Известно устройство частотной автоподстройки, предназначенное дл  формировани  сетки стабильных частот и содержащее электронно-счетньй частотомер , блок вычислени  разности, цифроаналоговьй преобразователь и подстраиваемьй генератор 1. Недостатком устройства  вл етс  мала  экономичность при высоких требовани х к точности подстройки частоты .. Наиболее близким по технической сущности к изобретению  вл етс  устройство частотной автоподстройки, содержащее соединенные в кольцо накапливающий сумматор, цифроаналого вьй преобразователь, подстраиваемый генератор с нелинейной характеристикой управлени  и N-разр дный двоичньм электронно-счетный частотомер, М-разр дньй запоминающий блок, первый коммутатор и IX -разр дный вычитатель , а также (N-1)-разр дный цифровой анализатор, блок управлени  и синхронизации и второй коммута тор, причем выход (М-1)-разр дного цифрового анализатора подключен к первому входу блока управлени  и синх ронизации, первый выход которого соединен с первым входом N-разр дного двоичного электронно-счетного частотомера, второй выход соединен с первым входом накапливающего сумматора , третий выход подключен к управ л ющим входам коммутаторов 23Однако известное устройство требу ет большого объема вычитател , двоич ного электронно-счетного частотомера и цифрового анализатора, что делает устройство неэкономичным по питанию Целью изобретени   вл етс  повышение экономичности устройства. Поставленна  цель достигаетс  тем что в цифровое устройство частотной автоподстройки, содержащее соединенные последовательно накапливающий сумматор, цифроаналоговьй преобразователь , подстраиваемьй генератор с нелинейной характеристикой управлени  и N-разр дный двоичный электронно-счетньй частотомер, последовательно соединенные Ал -разр дньй запоминающий блок, первый коммутатор и разр дный вычитатель, а также (Н-1)-разр дный цифровой анализатор блок управлени  и синхронизации и второй коммутатор, причем выход (N-1)-разр дного цифрового анализатора подключен к первому входу блока управлени  -и синхронизации, первьй выход которого соединен с первым входом N-разр дного дво1тчного электронно-счетного частотомера, второй выход соединен с первым входом накапливающего сумматора, третий выход подключен к управл ющим входам коммутаторов , введен блок коррекции разности , формирующий на своем выходе код числа согласно зависимости при при , при |р1 А и р О , где р, р значени  кодов чисел соответственно на выходе и входе блока коррекции разности-, Л 2 -1, включенный между выходом N-разр дного вычитател , второй вход которого подключен к выходу N-разр дного двоичного электронно-счетного частотомера и входом второго коммутатора, выход которого подключен к второму входу накапливающего сумматора, причем N fA , вход (N-1)-разр дного цифрового анализатора соединен с выходом блока коррекции разности, второй вход которого подключен к четвертому вьрсоду блока управлени  и синхронизации , третий выход которого подключен к управл ющему входу N -разр дного двоичного электронно-счетного частотомера, а вход записи м разр дного запоминающего блока соединен с вторым входом блока управлени  и синхронизации. На фиг. 1 представлена структурна  электрическа  схема цифрового устройства частотной автоподстройки, на фиг. 2 - структурна  электрическа  схема блока коррекции разности цифрового устройства частотной автоподе тройки дл  чисел в обратном коде,на. фиг.3 - структурна  электрическа  схема блока управлени  и синхронизации. Цифровое устройство .частотной автоподстройки содержит накапливающий сумматор 1, цифроаналоговьй преобразователь 2, подстраиваемьй генератор 3 с нелинейной характеристикой управлени , М -разр дный запоминающий блок А, N -разр дный двоичньй электронно-счетный частотомер 5, N-разр дньй вычитатель 6, блок 7 коррекции разности (N-1)-разр дный цифровой анализатор 8, блок 9 управлени  и синхронизации, первый 10 и второй ,1 1 коммутаторы. Блок коррекции разности содержит реверсивный счетчик 12, первую линию 13 задержки, первый инвертор 14 первый и второй элементы И-НЕ 15 и соответственно, второй и третий генераторы 17 и 18 соответственно. Блок управлени  и синхронизации содержит D -триггер 19, первый эл мент И 20, третий элемент И-НЕ 21, I управл емый генератор 22 тактовых импульсав, двоичный счетчик 23, второй элемент И 24, линию 25 задержки управл емую линию 26 задержки, третью линию 27 задержки, дешифратор 28 Устройство работает следующим образом. При необходимости изменить частоту подстраиваемого генератора 3 с нелинейной характеристикой управлени  в М-разр дный запоминающий блок 4 заноситс  код требуемого значени  частоты. В момент записи импульс записи с входа N -разр дного запоминающего блока 4 поступает на второй вход блока 9 управлени  и синхронизации, При этом на четвертом выходе блока 9 управлени  и синхронизации по вл етс  код, по которому N-разр дньй двоичный электронно-счет ный частотомер 5, коммутаторы 10 и 11 устанавливаютс  в режим самого грубого измерени  частоты. В этом случае все N разр дов выхода Nразр дного двоичного электронно-счет ного частотомера 5 несут информацию о значении частоты подстраиваемого генератора 3 с нелинейной характерис тикой управлени . Первый коммутатор 10 подключает к N -разр дному вьгчитателю 6 старшие N разр дов выхода М-разр дного запоминающего бло ка 4 в соответствии с подключением к N-разр дному вьгчитателю 6 N разр дов выхода N-разр дного двоичного электронно-счетного частотомера 5. . Второй коммутатор 11 подключает выходы блока 7 коррекции разности к вт рому входу накапливающего сумматора 1. Причем старший разр д выхода блока 7 коррекции разности, несущий информацию о старшем разр де разности , подключаетс  к (-1)-му разр ду второго входа накапливающего сумматора 1. Соседний разр д выхода блока 7 коррекции разности подключаетс  к (М-2)-му более младшему разр ду второго входа накапливающего сум 594 матора 1, следующий разр д выхода блока 7 коррекции разности подключаетс  к (М-З)-му разр ду второго входа накапливающего сумматора 1 и т.д. Блок 7 коррекции разности в данном режиме повтор ел на своем выходе код разности, поступающий на его вход без изменений. Импульсы запуска N-разр дного двоичного электронносчетного частотомера 5 с выхода блока 9 управлени  и синхронизации следуют с максимальной частотой повторени , обеспечивающей нормальное функционирование N -разр дного двоичного электронно-счетного частотомера 5. На третьем выходе блока 9 управлени  и синхронизации импульсы следуют с той же частотой, но с задержкой во времени, обеспечива  срабатывание блока 7 коррекции разности лишь после окончани  процесса измерени  частоты N-разр дным двоичным электронно-счетным частотомером 5 и по влени  кода разности на выходе N-разр дного вычитател  6. На втором выходе блока 9 синхронизации и управлени  импульсы задержаны во времени по отношению к импульсам на третьем выходе..Длительность задержки определ етс  временем срабатывани  блока 7 коррекции разности. Тем самым обеспечиваетс  правильное суммирование в накапливающем сумматоре 1. Спуст  несколько циклов работы устройства модуль разности на выходе N-разр дного вычитател  6 уменьшитс  до некоторого значени . Количество циклов определ етс  величиной начальной расстройки и степенью отличи  крутизны характеристики управлени  подстраиваемого генератора 3 с нелинейной характеристикой управлени  от расчетной величины. Отклонение значени  крутизны от расчетной величины обусловлено ее непосто нством в рабочем диапазоне частот, что  вл етс  следствием нелинейности характеристики управлени  подстраиваемого генератора 3. Как только модуль разности между измеренным N -разр дным двоичным электронно-счетным частотомером 5 и зафиксированными N старшими разр дами W -разр дного запоминающего блока 4 значени ми частоты становитс  меньше некоторого порогового значени , на выходе (N-l)-pa3pflAHoro цифрового анализатора 8 по вл етс  сигнал, в соответствии с которым блок 9 управлени  и синхронизации переходит в следующее состо ние. На его четвертом выходе формируетс  новый цифровой код, по которому N разр дный двоичный электронно-счетньй частотомер 5 начинает работать с большей точностью измерени  частоты (с большим временем счета), что вызывает сдвиг информации о значении частоты на его выходе в сто рону- младших разр дов двоичного кода частоты. Так как перед этим все N разр дов выхода М-разр дного двоичного электронно-счетного частотомера 5 содержали информацию о частоте , то в новомрежиме старшие разр ды двоичного кода частоты на вы ходе электронно-счетного частотомера не фиксируютс . Первьй коммутатор 10 измен ет подключение разр дов выхода М-разр дного запоминающего блока 4 так, что информаци  о требуемом значении частоты, поступающа  на второй вход .-разр дного вычитател  6, приобретает точно такой же сдвиг в сторону младших .разр дов, что и в Н--разр дном двоичном электронно-счетном частотомере 5. Так как иа входах N-раз . р дного вычитател  6 информаци  о старших разр дах сравниваемых чисел отсутствует, то код разности на его выходе может не соответствовать действительному значению разности. Блок 7 коррекции разности в этом случае корректирует код, поступающий с выхода N-разр дного вычитател  6 в соответствии с алгоритмом, приведенным выше. Поэтому двоичный код числа на его выходе всегда соответствует действительной разности. Второй коммутатор 11 обеспечивает измене.ние подключени  выхода блока 7 коррекции ко второму входу накапливающего сумматора .1 таким образом , что информаци  с вых-ода блока 7 коррекции разности сдвигаетс  в сторон-у младших разр дов второго входа накапливающего сумматора 1 на то же количество разр дов, что и в N-разр дном электронно-счетном частотомере 5 и А -разр дном запоминающем бло ке 4. Частота следовани  импульсов с выходов блока 9 управлени  и синхро низации уменьшаетс , чтобы обеспечить работы систе а1 автоподстройки С повышенной точностью. Как только модуль разности на выходе блока 7 коррекции становитс  меньше порогового значени , вновь срабатывает (N-1)-разр дный цифровой анализатор 8. Вновь измен етс  код на четвертом выходе блока 9 управлени  и синхронизации в соответствии с которым еще блоее повьштаетс  точность работы N -разр дного двоичного электронно-счетного частотомера 5, измен етс  с помощью коммутаторов 10 и 11 подключение М-разр дного запоминающего блока 4 к N-разр дному вычитателю 6 и блока 7 коррекции разности к накапливающему сумматору 1. Тем самым снова осзта(ествл етс  сдвиг информации о значении частоты подстраиваемого генератора 3 с нелинейной характеристикой управлени  в сторону младших разр дов. Вновь снижаетс  частота следовани  импульсов с выходов блока 9 управлени  и синхронизации. Процесс увеличени  точности подстройки частоты повтор етс  до тех пор, пока она не станет равной номинальной . В этом случае код на четвертом выходе блока 9 управлени , и синхронизации перестает измен тьс , коммутаторы 10 и 11 фиксируют подключение младших разр дов выход а. М-разр дного запоминающего блока 4 к Nразр дному вычитателю 6 и блока 7 коррекции к младшим разр дам входа накапливающего сумматора 1. Частота следовани  импульсов с выходов блока управлени  и синхронизации становитс  минимальной - процесс переключени  частоты подстраиваемого генератора 3 с нелинейной характеристикой управлени  заканчиваетс . Далее осуществл етс  процесс стабилизации его частоты. При поступлении импульса записи со входа ,М -разр дного запоминающего блока 4 на второй вход блока 9 управлени  и синхронизации, в качестве которого используютс  первьй вход первого элемента И 20 и Б -триггера 19, D -триггер 10 сбрасываетс , а первый элемент И 20 запираетс . После окончани  импульса сигнал с инверсного выхода D Триггера 19 отпирает третий элемент И-НЕ 21, и, кроме того, отпираетс  первый элеме .нт И 20. Через открытые первый элемент И 20 и третий элемент И-НЕ 21 импульс с выхода управл емого генератора 22 тактовых импульсов проходит на вход установки нул  двоичного счетчика 23, устанавлива  его в исходное состо ние и на синхровход D-триггера 19, перевод  его в единич ное состо ние (наD-входD-триггера 19 подана логическа  единица), что вызывает запирание третьего элемента И-НЕ 21 и передачу разрешающего потенциала на второй элемент И 24 Блок 7 коррекции разности (фиг. 2) работает следующим образом. Информаци  с выхода N -разр дного счетчика 6 поступает на входы реверсивного счетчика 12, Таким образом, после первого прошедшего первый элемент И 20 импульса с выхода управл емого генерато- . ра 22 на выходах двоичного счетчика 23,  вл ющихс  третьим выходом блока 9 управлени  и синхронизации, устанавливаетс  начальный код управл ющей коммутации 10 и 11 и N-разр дника двоичным электронно-счетным частотомером. Спуст  врем , необходимое дл  окончани  процесса установ ки двоичного счетчика 23 в исходное состо ние на выходе первого элемента 25 задержки,  вл к цегос  вторым входом блока 9, по вл етс  импульс запуска N -разр дного двоичного электронно-счетного частотомера 5. После того, как на его выходе по вит с  результат измерени  частоты подстраиваемого генератора 3, на выходе управл емой линии 26 задержки,  вл к цейс  четвертым выходом блока 9, по вл етс  импульс, поступающий на второй вход элемента 7 коррекции раз ности. После окончани  процесса коррекции разности на выходе второй линии 27 задержки,  вл ющейс  вторым выходом блока 9, по вл етс  импульс, поступающий на первьй вход накапливающего сумматора 1. С по влением, следующего импульса на выходе управл емого генератора 22 вс  последовательность импульсов на выходах блока повтор етс . Как только модуль разности на выхо де блока 7 коррекции разности станет меньше искомого порогового значени , срабатьгоает (N-1)-разр дныйцифровой сигнализатор 8. Сигнал с его выхода поступает на вход второго элемента И 24,  вл ющегос  первым входом блока 9, и отк рывает едо, второй элемент И 24 про- 598 пускает очередной импульс с выхода управл емого генератора 22, прошедший через открытый первый элемент И 20 на счетный вход двоичного счетчика 23. Изменение кода на выходе двоичного счетчика 23 вызовет увеличение точности работы М-разр дного электронно-счетного частотомера 5 и соответствующего переключени  коммутаторов 10 и 11, а также увеличит период следовани  импульсов с выхода управл емого генератора 22 и врем  задержки в управл емой линии 26 задержки. При последующих срабатывани х (N-1)-разр дного цифрового анализатора 8 состо ние двоичного счетчика 23 измен етс , что вызывает увеличение точности автоподстройки частоты, при номинальной точности автоподстройки срабатывает дешифратор 28, который закрывает второй элемент И 24, -запреща  прохождение импульсов на счетный вход двоичного счетчика 23. Изменение состо ни  двоичного счетчика 23 прекращаетс  и все устройство переходит в режим стабилизации частоты подстраиваемого генератора 3. Информации с выхода (М-1)-разр дного вычитател  6 поступает на входы реверсивного счетчика 12. При поступлении импульса с четвертого, выхода блока 9 проходит запись этой информации реверсивного счетчика 12.После окончани  процесса записи импульс по вл етс  на выходе первой линии 13 задержки. Пройд  через первый инвертор 14, он поступает на первые входы первого и второго элементов И-НЕ 15 и 16. На эти же элементы непосредственно и через второй и третий инверторы 17 и 18 поступает информаци  со старшего (С|) и знакового (2) разр дов (N-1)-разр дного вычитател  6. Если число, поступившее с выхода (N-1)-разр дного вычитател  6 положительное, то . Если при этом С1 1, то на вычитающий счетчик вход реверсивного счетчика 12 поступает импульс, уменьшающий записанное в реверсивном счетчике 12 число на единицу. Если же число отрицательное , С О, то импульс поступает на суммирующий счетный вход и происходит увеличение записанного ранее числа на единицу. Если же или Z 1 иС|, 1, то на счетные входы импульсы не поступают и число на выходах реверсивного счетчика 12 равно

числу, поступающему на входы С, ... Си J, т.е. коррекции разности в этом случае не происходит.

Таким образом, дл  правильной работы предложенного устройства требуетс  меньшее количество ключей в пер- устройствами.

1104659-10

вом и втором коммутаторах, меньшее количество разр дов в вычитателе и электронно-счетном частотомере и цифровом анализаторе, поэтому предлагаемое устройство обладает экономичностью по сравнению с известными

бл.

А.

Зап.

Фиг.1

Фиг. 2

Claims (1)

1. ЦИФРОВОЕ УСТРОЙСТВО ЧАСТОТ- ч НОЙ АВТОПОДСТРОЙКИ, содержащее соединенные последовательно накапливающий сумматор, цифро-аналоговый преобразователь, подстраиваемый генератор с нелинейной характеристикой управления и Н-разрядный двоичный электронно-счетный частотомер, последовательно соединенные М-разрядный запоминающий блок, первый коммутатор и N-разрядный вычитатель, а также (N-1)-разрядный цифровой анализатор, блок управления и синхронизации и второй коммутатор, причем выход (N-1)-разрядного цифрового анализатора подключен к первому входу блока управления и синхронизации, первый вход которого соединен с первым вхо- . дом N-разрядного двоичного электронно-счетного частотомера, второй выход соединен с первым входом накаплива ющего сумматора, третий выход подключен к управляющим входам коммута торов, отличающееся тем, что, с целью повышения экономичности устройства, в него введен блок коррекции разности, формирующий на своем выходе.код числа согласно зависимости

   Р при р' = Р-2 при ρ.2^Ν При где р', р - значения

   Pli А |р| > А и р>0 |р|>А и р-^0 , кодов чисел соответственно на выходе и входе блока коррекции разности; А= 2^Ν**- 1, включенный между выходом N -разрядного вычитателя, второй вход которого подключен к выходу N-разрядного двоичного электронно-счетного частотомера и входом второго коммутатора, выход которого подключен к второму входу накапливающего сумматора, причем

   N < М, , вход (Ν-1)-разрядного цифрового анализатора соединен с выходом блока коррекции разности, второй вход которого подключен к четвертому выходу блока управления и синхронизации, третий выход которого подключен к управляющему входу N -разряд ного двоичного электронно-счетного частотомера, а вход записи ΛΛ -разрядного запоминающего блока соединен с вторым входом блока управления и синхронизации.