SU1107111A1 - Стабилизатор переменного напр жени - Google Patents

Abstract

СТАБИЛИЗАТОР ПЕРЕМЕННОГО , НАПРЯЖЕНИЯ, содержащий включенный в силовую цепь регулирующий орган. V, Iji@ L. управл ющий вход которого подключен к выходу блока пам ти, а выход - к входу измерительного выпр мител , блок сравнени , один из входов которого соединен с выходом блока опорного напр жени , интегратор, синхронизатор , вход которого подключен к общему входу устройства, а выход через формирователь импульсов - к коммутирующим входам блока пам ти и интегратора, отличающийс  тем, что, с целью повьнпени  качества стабилизации при одновременном упрощении конструкции, другой вход блока сравнени  соединен непосредственно с выходом измерительного выпр мител , а интегратор включен между вы (Л ходом блока сравнени  и сигнальным входом блока пам ти. A«.r

Description

Изобретение относитс  к электротехнике и предназначено дл  использо вани  при реализации вторичного электроснабжени  потребителей переменного тока в услови х сильно выраженного вли ни  внешних возмущающих факторов, например изменений величины питающего напр жени  и его частоты, тока нагрузки, температуры окружающей среды и т.д. Известен стабилизатор переменного напр жени , содержащий включенный в его силовую цепь регулирующий орган, управл ющий вход которого подключен к выходу блока управлени , а выход - к входу измерительного выпр мител , блок сравнени , один из входов которого соединен с выходом блока опорного напр жени , выполненного в виде источника посто нного эталонного напр жени , другой вход через фильтр - с выходом измерительног вьшр мител , а выход - с входом блок управлени  tl Недостатки известного устройства заключаютс  в низком качестве стабилизации , обусловленном вли нием возможных изменений параметров фильтра, а также в значительной продолжительности отработки отклонений выходного напр жени , определ емой инерцион- ностью цепи обратной св зи. Наиболее близким техническим реше нием к изобретению  вл етс  стабилиз тор переменного напр жени , содержащий включенный в силовую цепь регули рующий орган, управл ющий вход которого подключен к выходу блока пам ти а выход - к входу измерительного вып р мител , блок сравнени , один из входов которого соединен с выходом блока опорного напр жени , вьтолненн го в виде последовательно включенных источника посто нного эталонного нап р жени  и первого интегратора, друго вход через второй интегратор - с вых дом измерительного выпр мител , а выход - с сигнальным входом блока па м ти, синхронизатор, вход которого подключен к общему входу устройства, а выход через формирователь импульсов - к коммутирующим входам блока п 1м ти и интеграторов t lНедостатки указанного устройства св заны с невысоким качеством стабили- зации из-за вли ни  возможных измене ний параметров интегратора, кроме то то, со сложностью конструктивного построени  блока опорного напр жени , в котором предусмотрено формирование пилообразного напр жени . Целью изобретени   вл етс  повышение качества стабилизации при одновременном упрощении конструкции устройства . Поставленна  цель достигаетс  тем, что в стабилизаторе переменного напр жени , содержащем включенный в силовую цепь регулирующий орган, управл ющий вход которого подключен к выходу блока пам ти, а выход - к входу из- мерительного выпр мител , блок сравнени , один из входов которого соединен с выходом блока опорного напр жени , интегратор, синхронизатор, вход которого подключен к общему входу устройства, а выход через формирователь импульсов - к коммутирующим входам блока пам ти и интегратора, другой вход блока сравнени  соединен непосредственно с выходом измерительного выпр мител , а интегратор включен между выходом блока сравнени  и сигнальным входом блока пам ти. На фиг. 1 представлена функциональна  схема стабилизатора переменного напр жени ; на фиг. 2 - временные диаграммы сигналов, по сн ющие его работу . Устройство содержит включенный в силовую цепь регулирующий орган 1 (фиг. 1), управл ющий вход которого подключен к выходу блока 2 пам ти с последовательным ключем 3, буферным усилителем 4 и шунтируюисим его вход конденсатором 5, а выход - к входу измерительного выпр мител  6 с согласующим трансформатором 7 и собственно выпр мителем 8. В состав устройства вход т также блок 9 сравнени , один из входов которого соединен с выходом блока 10 опорного напр жени , выполненного в виде источника посто нного эталонного напр жени , а другой вход с выходом измерительного вьшр мител  6 (выпр мител  8), интегратор 11 , включенный между выходом блока 9 сравнени  и входом блока 2 пам ти и состо щий из усилител  12 с конденсатором 13 в цепи обратной св зи, зашунтированным ключом 14, синхронизатор 15, вход которого подключен к общему входу устройства, а выход через формирователь 1.6 импульсов - к коммутирующим входам блока 2 пам ти и интегратора 11, т.е. к управл ющим входам ключей 3, 14. ПозициегЧ 17 на схеме обозначена нагрузка стабили затора. Устройство работает следующим образом . Напр жение И (фиг. 2,а) поступает на питающий вход регулирующего ор гана 1, преобразу сь на его выходе в выходное напр жение 0 стабилизато ра. Согласующий трансформатор 7 воепринимает напр жение Ug,, , а вьтр митель 8 его выпр мл ет. В итоге на выходе измерительного выпр мител  6 формируетс  пульсирующее напр жение и, (фиг. 2, б) которое направл етс  к блоку 9 сравнени  вместе с посто н ным напр жением U с выхода блока 10 опорного напр жени  о В результате сравнени  (вычитани ) двух сигналов на выходе блока 9 сравнени  обра зуетс  напр жение Ug (фиг. 2,в). Это напр жение подводитс  к интегратору 11. Функционирование интегратора 11 и блока 2 пам ти координируетс  с помощью синхронизатора 15 и формировател  16 импульсов. В моменты перехода питающего напр жени  Up через нуль на выходе синхронизатара 15 фор мируютс  импульсы и,,, (фиг. 2,г), которые путем дифференцировани  по переднему и заднему фронтам преобразую с  формирователем 16 в крлтковременные импульсные сигналы , и,б(фиг.2, д, с). Сформированными импульсами 11 14 осуществл етс  коммутаци  блока 2 пам ти и интегратора 11. При этом им- . пульсами и замыкаетс  ключ 14 и производитс  обнуление интегратора 11, а импульсами U посредством замыкани  ключа 3 обеспечиваетс  увеличение (уменьшение) напр жени  на выходе блока 2 пам ти. I Диаграммы выходных напр жений и интегратора 11 и Uj блока 2 пам ти изображены соответственно на фиг. 2, ж, . Посто нное напр жение и ошибки используетс  дл  управлени  регулирующим органом 1. При изменении частоты питающего напр жени  U происходит изменение временного интервала интегрировани  найр жени  Ug , что, в свою очередь, вызывает изменение напр жени  U, ошибки . Это изменение и его отработка происход т в данном случае лишь с полупериодным запаздыванием. Применение предложенного устройства даже значительное изменение коэффициента передачи преобразовател  среднего значени  (совокупности блоков 2, 7-11, 15, 16) вследствие изменени  температуры окружающей среды, старени  элементов и других возмущающих факторов не вызывает существенного изменени  статической ошибки .ЛО... , т.е. не снижает качество стабилизации выходного напр жени .

/л/ V V V / / АУ

1 J П J1 JL

i

I III

/

III I

1

Claims (1)

1. СТАБИЛИЗАТОР ПЕРЕМЕННОГО .НАПРЯЖЕНИЯ, содержащий включенный в силовую цепь регулирующий орган, управляющий вход которого подключен к выходу блока памяти, а выход - к входу измерительного выпрямителя, блок сравнения, один из входов которого соединен с выходом блока опорного напряжения, интегратор, синхронизатор, вход которого подключен к общему входу устройства, а выход через формирователь импульсов - к коммутирующим входам блока памяти и интегратора, отличающийся тем, что, с целью повышения качества стабилизации при одновременном упрощении конструкции, другой вход блока сравнения соединен непосредственно с выходом измерительного выпрямителя, а интегратор включен между выходом блока сравнения и сигнальным входом блока памяти.

   SU „„1107111

   Фп.Т

   1 11071