Изобретение относитс к автоматике и вычислительной технике, в част ности к элементам пороговой логики По основному авт.св. W 936427 известен многопороговый логический элемент, содержащий линейный сумматор , состо щий из входных диодов и резисторной матрицы, подключенной через разделительные диоды к первому входу логического элемента И-НЕ, которьй образует дискриминатор, и ре зисторы, определ ющие пороги срабатывани , В элемент введены суммирующий счетчик, соединенный с дешифратором , и логический элемент И, выход которого соединен с выходной Клеммой многопорогового логического элемента первый вход элемента И соединен с вькодом логического элемента И-НЕ и со счетным входом суммирующего счетчика , второй вход подключен к выходу младшего разр да суммирующего счетчи ка, выходы дешифратора через резисторы , определ ющие пороги срабатывани , подключены к первому входу логи ческого элемента И-НЕ, второй вход которого соединен с клеммой тактирую щих импульсов Щ. Недостатком известного многопорогового логического элемента вл етс то, что тактирующие импульсы поступают на выходную клемму многопорогового логического элемента в моменты времени, когда на выходе младшего разр да суммирующего счетчика присут ствует сигнал логической единицыо Кроме того, подобньй элемент может быть использован только в-синхронных схемах, в которых при наличии последовательно соединенных многопороговых логических элементов каждый последующий многопороговый логический элемент должен начинать свою работу лишь после того, как в предыдущем многопороговом логическом элементе с наибольшим числом порогов срабатывани на клемму тактирующих импульсов поступает М импульсов, где М число порогов срабатывани элемента. Это сужает функциональные возможности , исключает возможность применени подобного многопорогового логическог элемента в схемах, где к его выходу должны подключатьс другие логические устройства, содержащие элементы пам ти, а также в асинхронных схемах цифровых устройств. Цель, изобретени - расширение функциональных возможностей путем исключени прохождени тактирующих импульсов на выходную клемму, т.е. обеспечение возможности использовани многопорогового логического элемента в асинхронных схемах, а также в схемах, где к его выходу подключаютс другие логические устройства, содержащие элементы пам ти. Поставленна цель достигаетс тем, что в многопороговый логический элемент, содержащий линейный сумматор, состо щий из входных диодов, резисторной матрицы и разделительных диодов, выход линейного сумматора подключен к первому входу логического элемента , образующего дискриминатор, весовые резисторы, счетчик, дешифратор и элемент И, выход которого соединен с выходной клеммой многопорогового логического элемента, первый вход элемента И соединен с выходом логического элемента И-НЕ и со счетным входом суммирующего счетчика, второй вход подключен к выходу младшего разр да суммирующего счетчика , выходы дешифратора через весовые резисторы подключены к первому входу логического элемента И-НЕ, второй вход которого соединен с клеммой тактирующих импульсов, выходы суммирующего счетчика соединены с соответствую цими входами дешифратора, дополнительно введен инвертор, вход которого подключен к выходу линейного сут-1матора, выход соединен с. третьим входом логического элемента И и с клеммой признака окончани реализации переключательной функции, третий вход логического элемента И-НЕ соединен с клеммой сигнала начала реализации переключательной функции . На чертеже приведена структурна схема многопорогового логического элемента. Многопороговый логический элемент содержит линейный сумматор 1, состо щий из входных диодов 2, разделительных диодов 3 и весовых резисторов 4, образутащих резистивную матрицу, дискри1-1инатор на логическом элементе И-НЕ 5, весовые резисторы 6, определ ющие порог срабатывани дискриминатора , суммирующий счетчик 7, дешифратор 8 и трехвходовой логический элемент И 9, Кажда пара диодов 2 и 3 линейного cy ;лaтopa в точках, объедин ющих их анодЫэ через резисторы А, определ ющие вес входов, подключена К положительному полюсу источника 10 питани . Катоды диодов 3 объединены и подсоединены к первому входу логического элемента И-НЕ 5 и через резисторы 6 - к выходам дешифратора 8. Входы дешифратора 8 соединены с выходами суммирующего счетчика 7, младший разр д которого соединен еще с одним входом логического элеме та И 9. Второй вход элемента И 9 сое динен с выходом логического элемента И-НЕ 5 и со счетным входом суммирующего счетчика 7. Выход элемента И 9 подключен к выходной клемме 11 многопорогового логического элемента. Второй вход логического элемента И-НЕ 5 соединен с клеммой 12 тактирующих импульсов. На входные клеммы 13 линейного сумматора 1 поступают входные переменные многопорогового логического элемента. Входы 14 вл ю с информационными входами суммирующего счетчика 7. Вход 15 вл етс входом предварительной записи информации в двоичный счетчик. Вход инвертора 16 подключен к выходу линейного сумматора 1, выход - к треть ему входу логического элемента И 9 и к клемме 17 сигнала окончани реализации переключательной функции. Третий вход элемента Н-НЕ 5 подключе к клемме 18 сигнала начала реализации переключательной функции. Источник питани не показан. Многопороговый логический элемент работает следующим образом. Перед подачей входных сигналов в клеммы 13 линейного сумматора 1, в суммирующий счетчик 7 производитс запись информации путем подачи кола в клеммы 14 и импульса записи на вход 15. Двоичньш код, записываемый в суммируюпшй счетчик 7, определ ет количество порогов у многопорогового логического элемента. Положим, что а счетчик 7 записан код 00...0. Это значит, что число порогов многопорогового логического элемента равно числу резисторов 6. Двоичный код на выходе суммирующего счетчика 7 oпpeдел ет какой из резисторов 6 подключен через соответствующий выход дешифратора 8 к отрицательному полюсу источника питани . Двоичный код 00...О на выходах дешифратора 8 обус лавливает подключение к отрицательно му -полюсу источника питани резистора 6, определ ющего порог срабатьшани Т . Код 00...01 вызывает подключение резистора 6, соответствующего порогу срабатывани , После занесени информации в суммирующий счетчик 7 в клеммы 13 поступают входные сигналы, которые в произвольных комбинаци х запирают диоды 2. Сигналы, поступающие в клеммы 13, в общем случае, могут сниматьс с выходов подобных многопороговых логических элементов и приходить в различные моменты времени, в зависимости от момента окончани реализации переключательной функции соответствующим элементом. Сигналы признаков окончани реализации переключательных функций многопороговыми логическими элементами, св занными с рассматриваемым элементом , поступают в клемму 18. Как только во всех многопороговых логических элементах, св занных с рассматриваемым элементом, переключательна функци реализована, то на клемме 18, св занной с входом элемента И-НЕ 5, по вл етс сигнал логической единицы. Если на клеммах 13 линейного сумматора 1 присутствует комбинаци входных переменных, дл которой. X,CJ:.tT, то ток от. положительного полюса источника 10 питани через резисторы 4 и соответствующие входному коду открытые диоды 3 переключаетс в цепь резистора 6, соответствующего порогу Т, вызыва на нем падение напр жени , недостаточное дл срабатывани дискриминатора на логическом элементе И-НЕ 5. Тактовые импульсы, подаваемые в клемму 12, в этом случае не проход т на счетный вход суммируюшего счетчика 7, состо ние которого остаетс исходным 00...0. Поскольку на выходе младшего разр дЬ суммирующего счетчика 7 присутствует уровень логического нул ,то и на клемме 11 многопорогового логического элемента также присутствует уровень логического нул . На клемме 17 сигнала окончани реализации переключательной функции присутствует сигнал логической единицы, так как на входе инвертора 16 - низкий уровень напр жени . Пусть теперь на клеммы 13 линейного сумматора 1 подана комбинаци входных переменных, дл которой x CO;iT2. В этом случае ток от положительного полюса источника 10 питани через резисторы 4 и открь , тые диоды 3 переключаетс в цепь резисторов 6, соответствующего порогу Tjj, вызыва на нем падение напр жени , достаточное дл срабатывани дискриминатора на логическом элементе И-НЕ 5. На выходе инвертора 16 в этом случае присутствует уровень напр жени логического нул , запрещающий прохождение тактовых импульсо на клемму 11 многопорогового логического элемента через элемент И 9. Однако тактовые импульсы, подаваемые в клемму 12, проход т на выход элемента 5 и поступают на счетный вход суммирующего счетчика 7. При этом состо ние суммирующего счетчика 7 измен етс с 00...О на 00...01, вызыва , тем самым, изменение порога срабатывани дискриминатора за счет подключени к отрицательному полюсу источника питани резистора 6, определ ющего порог срабатывани Т. Поскольку дл поступившей на клемму 13 и комбинации входных сигналов 21 X, то потенциала от протекани тока через резистор 6, соответствующий порогу , становитс недостаточно дл срабатывани дискриминатора на логическом элементе И-НЕ 5 и инверт ра 16. Следовательно поступление тактирующих импульсов на вход суммирующего счетчика 7 прекращаетс , на клемме 17 сигнала окончани реализации логической функции по вл етс уровень напр жени логической единицы . На клемме 11 многопорогового логического элемента, в этом случае формируетс уровень напр жени логической единицы, так как на выходе младщего разр да счетчика 7, выходе элемента И-НЕ 5 и инверторе 16 присутствуют уровни напр жени логической единицы. Аналогичным образом происходит работа многопорогового логического элемента и при других комбинаци х сигналов на клеммах 13 линейного сумматора 1. При этом тактирующие сигналы проход т на счетный вход сум мирующего счетчика 7 до тех пор, п пока величина 21 X, СО превосходит или равна порогу срабатывани , определ емому кодом, Г1аход щимс на суммирующем счетчике 7. И на выходе инвертора 16, в этих случа х, присутствует уровень напр жени логического нул , запрещающий прохождение тактовых импульсов на выходную клемму 11 многопорогового логического элемента. На клемме 17 сигнала окончани реализации переключательной функции присутствует сигнал логичес п кого нул . Как только величина 51 x;|CJ становитс меньше порога срабатывани , то уровень напр жени на св занных с линейным сигналом 1 входах элемента И-НЕ 5 и инвертора 16 становитс недостаточньм дл их срабатывани . На выходах элемента И-НЕ 5 инвертора 16 и клемме.17 устанавливаютс уровни напр жени логической единицы. п Если величина 21 Wj- больше четного порога и мекьше нечетного, то после прекращени поступлени тактирующих импульсов на счетный вход суммирующего счетчика 7, младший разр д последнего устанавливаетс в нулевое состо ние. При этом на выходе многопорогового логического элемента формируетс уровень логического нул , п Если величина Z1 Х у поступивша на входы линейного сумматора 1, больше нечетного порога, но меньше четного , то после остановки суммиругопгего счетчика 7 в его младшем разр де находитс единица, котора и определ ет единичное значение функции на выходе многопорогового логического элемента . Если перед поступлением входных сигналов на суммирующем счетчике 7 установлен код, отличный от кода 00...О, то многопороговый логический элемент реализует другую переключательную функцию. При этом наименьший порог срабатывани дискриминатора определ етс начальным кодом, установленным на счетчике 7. Указанные изменени в структуре многопорогового логического элемента позвол ют расширить его функциональные возможности за счет обеспечени
711125648
возможности его применени в асннх- элемента должны подключатьс другие ронных схемах, а также в схемах, где логические устройства, содержащие к выходу многопорогового логического элементы пам ти.