SU1112593A2 - Дублированный счетчик импульсов - Google Patents

Дублированный счетчик импульсов Download PDF

Info

Publication number
SU1112593A2
SU1112593A2 SU833594072A SU3594072A SU1112593A2 SU 1112593 A2 SU1112593 A2 SU 1112593A2 SU 833594072 A SU833594072 A SU 833594072A SU 3594072 A SU3594072 A SU 3594072A SU 1112593 A2 SU1112593 A2 SU 1112593A2
Authority
SU
USSR - Soviet Union
Prior art keywords
inputs
output
elements
outputs
voltage
Prior art date
Application number
SU833594072A
Other languages
English (en)
Inventor
Казис-Пранас Людович Серапинас
Original Assignee
Институт Математики И Кибернетики Ан Литсср
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Институт Математики И Кибернетики Ан Литсср filed Critical Институт Математики И Кибернетики Ан Литсср
Priority to SU833594072A priority Critical patent/SU1112593A2/ru
Application granted granted Critical
Publication of SU1112593A2 publication Critical patent/SU1112593A2/ru

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Abstract

ДУБЛИРОВАННЫЙ СЧЕТЧИК ИМПУЛЬСОВ по авт. св. № 984090, отличающийс  тем, что, с целью повышени  достоверности дешифровки содержимого дублированного счетчика импульсов при устойчивых отказах триггеров, в него введены два преобразовател  код - напр жение, сумматор и в каждый разр д - второй элемент НЕ и два вентил , причем выходы первого и второго дифференцирующих элементов соединены соответственно с входами первого элемента НЕ и с первыми входами третьего и четвертого элементов ИЛИ через первый и второй вентили, вход второго элемента НЕ подключен к выходу первого .элемента ИЛИ, а выход - к соответствующему входу первого преобразовател  код - напр жение, входы второго преобразовател  код - напр жение соединены с выходами вторых элементов ИЛИ соответствующих разр дов , а выходы первого и второго пре (А -образователей код - напр жение подключены к входам сумматора.

Description

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в измерительных устройствах повышенной надежности. По основному авт. св. известен дублированный счетчик импульсов, содержащий входную систему сброса и п разр дов, каждый из которых содерж два триггера, четыре элемента ИЛИ, два дифференцирующих элемента и элемент НЕ, в каждом разр де инверсные выходы первого и второго триггеров соединены с первыми входами соответственно первого и второго элементов ИЛИ, вторые входы которьос соединены соответственно с П1  мыми выходами второго и первого триггеров, выходы первого и второго элементов ИЛИ соединены с входами соответственно пер вого и второго дифференцирующих элементов , выход последнего из которых соединен с первыми входами третьего и четвертого элементов ИЛИ, выходпервого дифференцирующего элемента соединен через элемент НЕ с вторыми входами третьего и четвертого элементов ИЛИ, в каждом разр де, кроме первого, тактовые входы первого и второго триггеров соединены соответственно с выходами третьего и четвертого элементов ИЛИ предьщущего разр да, тактовые входы первого и второго триггеров первого разр да соединены с входной шиной, а шина сброса соединена с входами установки в О триггеров разр дов lj , Недостатком известного дублирован ного счетчика импульсов  вл етс  недостаточна  достоверность правильной дешифровки содержимого счетчика при устойчивых отказах триггеров. Цель изобретени  - повышение достоверности дешифровки содержимого дублированного счетчика импульсов пр устойчивых отказах триггеров. Эта цель достигаетс  тем, что в дублированный счетчик импульсов введены два преобразовател  код - напй  жение, сумматор и в каждый разр д второй элемент НЕ и два вентил , прй чем выходы первого и второго диффере цирующих элементов соединены соответственно с входами первого элемента ПК и с первыми входами третьего и четвертого элементов ИЛИ через первый и второй вентили, вход второго элемента НЕ подключен к выходу первого элемента ИЛИ, а выход к соответствующему входу первого преобразовател  код - напр жение, входы второго преобразовател  код напр жение соединены с выходами вторых элементов ИЛИ соответствующих разр дов, а выходы первого и второго преобразователей код - напр жение подключены к входам сумматора . На чертеже представлена блок-схема двухзар Дного дублированного счетчика импульсов. Счетчик содержит первый 1 и второй 2 разр ды, в каждом изкоторых инверсные вькоды триггеров 3 и 4 соединены с входами первого элемента ИЛИ 5, пр мые выходы триггеров 3 и 4 соединены с входами второго элемента ИЛИ 6, выходы элементов ИЛИ 5 и 6 соединены соответственно с входами первого 7 и второго 8 дифференцирующих элементов, выходы которых соединены с входами первого 9 и второго 10 вентилей. Выход первого вентил  9 через первый элемент ЬЕ 11 соединен с первьпу(и входами третьего 12 и четвертого 13 элементов ИЛИ, вторые входы которых Соединены с входом второго вентил  10. Тактовые входы тригтеров 3 и 4 разр да 2 соединены соответственно с выходами третьего 12 и четвертого 13 элементов ИЛИ разр да 1, тактовые входы триггеров 3 и 4 которого соединены с входной шиной 14. Шина 15 сброса соединена с входами установки нул  триггеров 3 и 4 разр дов 1 и 2. Вход второго элемента НЕ 16 соединен с выходом первого элемента ИЛИ 5, а дыходы элементов НЕ 16 всех разр дов соединены с входами первого преобразовател  17 код - напр жение. Входы второго преобразовател  18 код - на-пр жение соединены с выходами вторых элементов ИЛИ 6 соответствующих разр дов , а выходы первого 17 и второго 18 преобразователей код - напр жение соединены с входами сумматора 19. Счетчик работает следующим образом . Перед началом работы счетчика риггеры 3 и 4 разр дов 1 и 2 устаавливаютс  в нулевое состо ние сигалом по шине 15. Входные импульсы оступают на тактовые входы триггеов 3 и 4 первого разр да счетчика. сли триггеры 3 и 4 исправны, то поенциалы их единичного и нулевого выходов мен ютс  с приходом каждого входного импульса. Так как оба триг гера 3 и 4 идентичны, то на выходе первого элемента ИЛИ 5 будет сигнал аналогичный сигналу нулевого выхода триггеров 3 и 4, а на выходе второг элемента ИЛИ 6 - аналогичный сигнал единичного выхода триггеров 3 и 4. Продифференцированные выходные сигналыэлементов ИЛИ 5 и 6 с выход дифференцирующих элементов 7 и 8 по ступают на входы вентилей 9 и 10, причем первый вентиль 9 пропускает только отрицательные импульсы, а второй вентиль 10 - только положительные импульсы. С выхода первого вентил  9 отрицательные импульсы поступают на вход первого элемента НЕ 11, на выходе которого получаетс  последовательность положительных импульсов, аналогична  последовательности положительных импульсов на выходе второго вентил  10, Положительные импульсы с выхода первого элемента НЕ 11 поступают на первые входы элементов ИЛИ 12 и 13, на вто рые входы которых поступают положительные импульсы с выхода второго вентил  10, С выходов элементов ИЛИ 12 и 13 положительные импульсы поступают на тактовые входы триггеров 3 и 4 разр да 2, Пусть в одном- из триггеров 3 и 4, например в триггере 4, произошел устойчивый отказ. Известно, что большинство отказов триггеров привод т к тому, что триггер посто нно находитс  или в нулевом или в единичном состо нии и с приходом входных импульсов не мен ет своего состо ни , Пусть отказавший триггер 4 посто нно находитс  в единичном состо нии, В этом случае на его единичном выходе все врем  высокий потенциал, а на нулевом низкий . На выходе второго элемента ИЛИ 6 будет посто нный высокий потенциал , и на выходе дифференцир аощего элемента 8 импульсы отсутствуют . На выходе первого элемента ИЛИ 5 будет присутствовать выходной сиг нал нулевого выхода триггера 3, так как на второй вход первого элемента ИЛИ 5 будет поступать посто нно низ кий потенциал нулевого выхода триггера 4, После дифференцировани  и инвертировани  элементов НЕ 11 на первые входы элементов ИЛИ 12 и 13 будет поступать последовательность импульсов положительной пол рности, частота которых в два раза меньше частоты входных сигналов, поступающих на тактовые входы триггеров 3 и 4 первого разр да. Аналогичным образом счетчик работает и в том случае, когда отказавший триггер 4 посто нно находитс  в нулевом состо нии . Только в этом случае высокий потенциал посто нно находитс  на выходе первого элемента ИЛИ 5 и импульсы отсутствуют на выходе дифференцирующего элемента 7, а на выходе второго элемента 1ШИ 6 присутствует входной сигнал единичного выхода триггера 3, который после дифференцировани  элементом 8 через вентиль 10 поступает на вторые входы элементов ИЛИ 12 и 13. Аналогично счетчик работает и при отказе триггера 3, когда триггер 4  вл етс  исправным. Так же работают и последующие разр ды счетчика. В предлагаемом счетчике дешифровка его содержимого производитс  двум  преобразовател ми 17 и 18 код напр жение , выходные сигналы которых подаютс  на входы аналогового сумматора t9, причем вес обоих входов сумматора 19 равн етс  1/2, При отсутствии отказов триггеров 3 и 4 оба преобразовател  17 и 18 вьдают одинаковые выходные сигналы, соответствующие числу импульсов, поступивших на вход счетчика. Суммарный сигнал по вл етс  и на выходе сумматора 19. При отказе триггеров 3 или 4 при переходе с одного из них в посто нное нулевое состо ние выходной сигнал преобразовател  18 остаетс  правильным, т.е. соответствующим числу импульсов, поступающих на вход счетчика, а выходной сигнал преобразовател  17 будет меньше правильного выходного сигнала, так как на выходе элемента НЕ 16 отказавшего разр да посто нно будет находитьс  нулевой сигнал. При отказе триггеров 3 и 4 при переходе одного из них в посто нное единичное состо ние выходной сигнал преобразовател  17 остаетс  правильным, т,е. соответствующим числу импульсов, поступивших на вход счетчика, а выходной сигнал преобразовател  18 будет больше правильного выходного сигнала, так как на выходе второго элемента ИЛИ 6 отка

Claims (1)

  1. ДУБЛИРОВАННЫЙ СЧЕТЧИК ИМПУЛЬСОВ по авт. св. № 984090, отличающийся тем, что, с целью повышения достоверности дешифровки содержимого дублированного счетчика импульсов при устойчивых отказах триггеров, в него введены два преобразователя код - напряжение, сумматор и в каждый разряд - второй элемент НЕ и два вентиля, причем выходы первого и второго дифференцирующих элементов соединены соответственно с входами первого элемента НЕ и с первыми входами третьего и четвертого элементов ИЛИ через первый и второй вентили, вход второго элемента НЕ подключен к выходу первого . элемента ИЛИ, а выход - к соответствующему входу первого преобразователя код - напряжение, входы второго преобразователя код - напряжение соединены с выходами вторых элементов ИЛИ соответствующих разря- § дов, а выходы первого и второго преобразователен код - напряжение под- Q ключены к входам сумматора. f •1112593
SU833594072A 1983-05-18 1983-05-18 Дублированный счетчик импульсов SU1112593A2 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU833594072A SU1112593A2 (ru) 1983-05-18 1983-05-18 Дублированный счетчик импульсов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU833594072A SU1112593A2 (ru) 1983-05-18 1983-05-18 Дублированный счетчик импульсов

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
SU984090 Addition

Publications (1)

Publication Number Publication Date
SU1112593A2 true SU1112593A2 (ru) 1984-09-07

Family

ID=21064442

Family Applications (1)

Application Number Title Priority Date Filing Date
SU833594072A SU1112593A2 (ru) 1983-05-18 1983-05-18 Дублированный счетчик импульсов

Country Status (1)

Country Link
SU (1) SU1112593A2 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Авторское свидетельство СССР № 984090, кл. Н 05 К 10/00, . Н 03 К 21/34, 1981. *

Similar Documents

Publication Publication Date Title
US3453551A (en) Pulse sequence detector employing a shift register controlling a reversible counter
SU1112593A2 (ru) Дублированный счетчик импульсов
SU984090A1 (ru) Дублированный счетчик импульсов
SU1633529A1 (ru) Устройство дл мажоритарного выбора асинхронных сигналов
GB1289222A (ru)
SU966914A1 (ru) Двоичный счетчик с контролем ошибок
SU1298802A2 (ru) Шифратор
SU379054A1 (ru) КОМЛгУТИРУЮЩЕЕ УСТРОЙСТВОtJViU»I _^7»».^«^--
GB1069930A (en) Improvements in or relating to data transmission systems
SU1247773A1 (ru) Устройство дл измерени частоты
SU1420653A1 (ru) Устройство дл синхронизации импульсов
SU1072084A1 (ru) Генератор псевдослучайной последовательности импульсов
SU1081637A1 (ru) Устройство дл ввода информации
SU1347182A1 (ru) Счетное устройство с контролем
SU1283980A1 (ru) Преобразователь последовательного кода в параллельный
SU1758872A1 (ru) Делитель частоты следовани импульсов преобразовател напр жение-частота
SU1764202A1 (ru) Трехканальное мажоритарно-резервированное устройство
SU1282142A1 (ru) Многоканальное устройство дл сопр жени
SU1273909A1 (ru) Генератор последовательности @ -чисел Фибоначчи
SU902282A1 (ru) Устройство дл приема информации по двум параллельным каналам св зи
SU1192139A1 (ru) Счетное устройство с исправлением сбоев (его варианты)
SU1001483A1 (ru) Реверсивный счетчик импульсов
SU1444857A1 (ru) Устройство дл приема команд телемеханики
SU943216A1 (ru) Измеритель одиночных интервалов времени
SU798920A2 (ru) Устройство дл индикации