SU1114977A1

SU1114977A1 - Цифровой фазометр

Info

Publication number: SU1114977A1
Application number: SU833571666A
Authority: SU
Inventors: Моисей Хаимович Шубов; Владимир Степанович Селезнев
Original assignee: Предприятие П/Я А-7162
Priority date: 1983-03-31
Filing date: 1983-03-31
Publication date: 1984-09-23

Abstract

ЦИФРОВОЙ ФАЗОМЕТР, содержащий первый и второй формирующие блоки , входы которых вл ютс входами фазометра, последовательно соединенные нормализующий блок, фильтр и преобразователь напр жение - код, выход которого вл етс выходом фазометра , отличающийс тем, что, с целью повышени быстродействи , в него введены блок управлени , коммутатор, запоминающий регистр и преобразователь код - напр жение , при этом фильтр выполнен в виде управл емого интегратора, выходы формирующих блоков соединены соответственно с первым и вторым вхо дами блока управлени , первый и второй выходы которого соединены с аналоговыми входами коммутатора, третий и четвертый выходы - с управл ющими входами коммутатора, п тый выход - с управл ющим входом фильтра, а шестой и седьмой - с управл ющими входами преобразовател напр жение - код, причем выход коммутатора соединен с входом нормализующего блока, выходна шина пре§ образовател напр женне - код соединена с входной шиной запоминающего (Л регистра, выходна шина которого сос единена с входной шиной преобразовател код - напр жение, выход которого подключен к опорному входу преобразовател напр жение - код. lu :о VI ч

Description

I

Изобретение относитс к измерительной технике и может быть использовано в информационно-измерительных системах.

Известен цифровой фазометр, содержащий два формировател , первый и второй делители частоты, триггер, генератор, дополнительный элемент совпадени , счетчик числа измерений , триггер блокировки и регистрирующий счетчик ij .

Недостатком данного устройства вл ютс большие аппаратурные затраты , при его использовании в многоканальных информационно-измерительных системах, в которых используетс один преобразователь в цифровой код на все виды измер емых сигналов .

Наиболее близким к изобретению по технической сущности и назначению вл етс цифровой фазометр с промежуточным преобразованием фазового сдвига в посто нное напр жение , содержащий.первый и второй формирующие блоки, на входы которых подаютс напр жени , последовательно соединенные триггер, нормализующий блок, фильтр и преобразователь напр жение - код (ПНК), При этом выходы первого и второго формирующих устройств соединены соответственно с первым и вторым входами триггера. Из сигналов с выхода нормализующего устройства с помощью фил1}Тра вьщел етс посто нна составл юща . Так как длительность импульсов , поступающих на вход фильтр равна временному сдвигу между исследуемыми напр жени ми, посто нна составл юща напр жени на выходе фильтра пропорциональна величине измер емого фазового сдвига. Напр жение с выхода фильтра с помощью ПНК преобразуетс в код zT.

Недостатком известного фазометра вл етс его низкое быстродействие обусловленное наличием фильтра.

Целью изобретени вл етс по- вышение быстродействи фазометра.

Цель достигаетс тем, что в цифровой фазометр, содержащий первый и второй формирующие блоки, входы которых вл ютс входами фазометра , последовательно соединенные нормализующий блок, фильтр и преобразователь напр жение - код, вход которого вл етс выходом фа9772

зометра, введены блок управлени , коммутатор, запоминающий регистр и преобразователь код - напр жение, при этом фильтр выполнен в виде управл емого интегратора, выходы формирующих блоков соединены соответственно с первым и вторым входами блока управлени , первый и второй выходы которого соединены с аналоговыми входами коммутатора, третий и четвертый выходы - с управл ющими входами коммутатора, п тый выход с управл ющим входом фильтра, а шестой и седьмой - с управл ющими входами преобразовател напр жение - код, причем выход коммутатора соединен с входом нормализующего блока, выходна шина преобразовател напр жение - код соединена с входной шиной запоминающего регистра, выходна шина которого соединена с входной шиной преобразовател код напр жение - код, выход которого подключен к опорному входу преобразовател напр жение - код.

На фиг. 1 представлена функциональна схема предлагаемого фазометра; на фиг. 2 - функциональна схема блока управлени .

Фазометр содержит формирующие блоки 1 и 2, на входы которых подаютс напр жени U, и О 2 сдвиг фаз между которыми должен быть измерен, нормализующий блок 3, фильтр 4, ПНК

5, выход которого вл етс выходом фазометра, блок 6 управлени , коммутатор 7, запоминающий регистр 8, . преобразователь код - напр жение (ПКН) 9, при этом фильтр 4 выполнен в виде управл емого интегратора на операционном усилителе.

Выходы формирующих блоков 1 и 2 соединены соответственно с первым и вторым входами блока 6 управлени ,

первьй и второй выходы которого соединены с аналоговыми входами коммутатора 7, третий и четвертый выходы - с управл ющими входами коммутатора . 7, п тый выход - с управл ющим входом фильтра 4, а шестой и седьмой - с управл ющими входами ПНК 5, причем выход коммутатора 7 соединен с входе нормализующего блока 3, а выходна щина ПНК 5

соединена с входной шиной запоминающего регистра 8, выходна шина которого соединена с входной щиной ПКН 9 выход которого подключен

3 .

к опорному входу преобразовател ПНК 5.

Блок 6 управлени (фиг. 2) может иметь, например, первый элемент И 10, второй элемент И 11,. трехразр дный двоичный счетчик 12, дешифратор 13. При этом на вход элемента И 10 поступают исследуемые сигналы Ui и (J2, ас, его выхода на первый вход элемента И 11, на второй вход которого поступает сигнал Uij Выход элемента И 11 и выход первого разр да элемента 14 счетчика 12 соединены с аналоговыми входами Коммутатора 7. Выходы первого разр да элемента 14, второго разр да элемента 15, третьего разр да элемента 16 счетчика 12 соединены с входами дешифратора 13. Первый и второй выходы дешифратора 13 соединены с управл ющими входами коммутатора 7. Выход третьего разр да элемента 16 счетчика 12 и третий выход дешифратора 13 соединены с управл ющими входами ПНК 5, четвертый выход дешифратора 13 соединен с управл юш им входом фильтра 4.

Фазометр работает следующим образом .

Напр жени U, и U2 , между которыми измер етс сдвиг фаз, поступают на входы формирующих блоков 1 и 2, вырабатывающих импульсы напр жени пр моугольной формы, фронты которых совпадают с моментом перехода напр жений LI, и Uj через нуль. блоке 6 управлени из них формируютс две последовательности, одна из которых представл ет собой последовательность импульсов, длительностью равной одному периоду напр жени , друга - после;: овательность импульсов длительностью равной сдви фаз между напр жени ми и., и Uj. Эти сигналы поступают на двухканальный коммутатор 7, который поочередно поключает сигналы к входу нормализующего блока 3. Управление коммутатором 7 происходит по сигналам, вырабатываемые в блоке 6 управлени .

В нормализующем блоке 3 импульсы . нормализуютс по уровню напр жени псмощью стабильного источника напр жени . Сигналы, нормированные по амплитуде, с выхода нормализующего блока 3 подаютс на фильтр 4, где происходит интегрирование сигнала

14977

течение длительности входного сигнала , поэтому выходной сигнал интегратора пр мо пропорционален длительности входного сигнала. После интег5 рировани и преобразовани очередного импульса происходит восстановление интегратора в нулевое состо ние. Управл ющие сигналы дл восстановлени интегратора вьфабатываютс в

0 блоке 6 управлени . Сигналы с выхода интегратора преобразуютс с помощью ПНК 5 в код.

При преобразовании сигнала, соответствующего длительности, равной

5 одному периоду напр жени } , в качестве опорного напр жени в ПНК 5 используетс источник эталонного напр жени и результат преобразовани записываетс в запоминающий регистре.

0 При преобразовании сигнала, соответствующего длительности, равной сдвигу фаз между напр жени ми U и U2B качестве опорного напр жени в ПНК 5 подаетс сигнал с выхода ПНК 9, на

5 входе которого в этот момент присутствует код, полученный при преобразовании в предьщущем такте сигнала длительностью 11|. В результате получаетс код, равный отношению длительности

0 импуль.са, равного сдвигу фаз, к периоду сигнала и, т.е. код, соответствующий- сдвигу фаз между напр жени ми { иУл. Синхронизаци работы ПНК 5 и переключение опорного напр жени в ПНК происходит по сигналам, вырабатываемьм в блоке 6 управлени .

В предлагаемом устройстве врем определени сдвига фаз определ етс временем интегрировани , временем преобразовани в цифровой код и временем восстановлени интегратора. Интегрирование производитс за врем , равное длительности одного импульса дл каждой последовательности, т.е. дл интегрировани обоих последовательностей необходимы два периода исследуеьак сигнапов. Врем двух преобразований с помощью ПНК в цифровой код составл ет 100 мкс. Врем восстановлени интегратора составл 50 -ет также 100 мкс.

Полное врем измерени сдвига фаз в устройстве составл ет шесть периодов исследуемых сигналов с частотой 10 кГц.

55 Погрешность измерени в предлагаемом фазометре складьюаетс из погрешности ПНК, равной 0,1%, и дискретности ПНК, равной 0,05%. S11149 Погрешность коэффициента передачи интегратора и ПНК (исключа ошибку дискретности), а также погрешность нормализующего устройства на точность измерени не вли ют, так 5 как в процессе измерени беретс отношение сигналов, преобразуемых в блоках, при этом их погрешность компенсируетс . 7 Таким образом, в предлагаемом устройстве дл сдвига фаз, равного 180 , погрешность измерени составл ет ft 0,15480 ,. „-,0 b ,|™ 0,27 , что значительно вьш1е, чем в известном фазометре.

Фиг. 2

Claims

ЦИФРОВОЙ ФАЗОМЕТР, содержащий первый и второй формирующие блоки, входы которых являются входами фазометра, последовательно соединенные нормализующий блок, фильтр и преобразователь напряжение - код, выход которого является выходом фазометра, отличающийся тем, что, с целью повышения быстродействия, в него введены блок управления, коммутатор, запоминающий регистр и преобразователь код - на-

Фиг.1 пряжение, при этом фильтр выполнен в виде управляемого интегратора, выходы формирующих блоков соединены соответственно с первым и вторым вхо· дами блока управления, первый и второй выходы которого соединены с аналоговыми входами коммутатора, третий и четвертый выходы - с управляющими входами коммутатора, пятый выход - с управляющим входом фильтра, а шестой и седьмой - с управляющими входами преобразователя напряжение - код, причем выход коммутатора соединен с входом нормализующего блока, выходная шина пре- _собразователя напряжение - код соеди- S йена с входной шиной запоминающего регистра, выходная шина которого соединена с входной шиной преобразователя код - напряжение, выход которого подключен к опорному входу преобразователя напряжение - код.

SU j 114977