SU1116458A1 - Запоминающее устройство - Google Patents

Abstract

ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО , содержащее генератор тактовых импульсов , первый выход которого соединен со счетным входом счетчика адресов считывани , адресные выходы которого подключены к одним из входов адресного блока, другие входы которого соединены с выходами счетчика адресов записи, блок управлени , коммутаторы, группы сдвиговых регистров и группы накопителей, адресные входы которых подключены к выходам адресного блока, причем управл ющие входы первых сдвиговых регистров групп соединены с первыми управл ющими входами коммутаторов и пр мым управл ющим выходом счетчика адресов считывани , инверсный управл ющий выход которого подклю . чен к управл ющим входам вторых сдвиговых регистров групп и вторым управл ющим входам коммутаторов, информационные входы которых соединены с одни.ми из выходов первого и второго сдвиговых регистров соответствующей группы, разр дные .входы которых подключены к выходам накопителей одноиме.иной группы, одни из входов олсжа управлени  соединены соответственно со вторым выходом генератора тактовы.х и п1ульсов, со входом и с выходами счетчика адресов записи, одни из выходов блока управлени  подключены соответственно к управл ющим входам адресного блока, к управл юогим входам накопителей групп и к одним из входов синхронизации сдвиговых регистров групп, информационные входы первого и второго сдвиговых регистров каждой группы объединены и  вл ютс  информационными входами устройства , первым управл юпи1м входом и информационными выходами которого  вл ютс  соответствешю вход счетчика адресов записи Т выходы коммутаторов, отличающеес  тем, что, с целью 11овыц1е1т  быстродействи устройства , в пего введены элемент И, первый и второй триггеры, первые входы которых соединены с третыгч ныхо дом генератора тактовых импульсИ, г -группы коммутаторов, первые и вторые хиравI л ющие входы которых полк.мочсчи, соответственно к пр мому и к 1И11К-|(.-:1()Му уПс  равл ющим выходам счетчика адресов считывани , причем третьи управл ющие входы всех коммутаторов соединены с управл ющим входом адресного блока и первым входом элемента И, второй вход которого подключен к выходу второго триггера, другому входу блока управлени  и четвертым управл ющим входам всех коммутаторов, выход первого триггера соединен со вторым входом второго триггера, третий вход и вы05 ход элемента И подключены соответственно к другому выходу блока управлени  и к другим входам синхронизации сдвиговых 01 регистров групн, другие выходы сдвиговых 00 регистров каждой группы toeдинeны с информационными входами коммутаторов одноименной группы, выходы которых подключены к информационным входам накопителей одноименной группы, кроме первого , информационный вход которого соединен с выходом соответствующего коммутатора , второй вход первого триггера  вл етс  вторым управл ющим входом устройства .

Description

Изобретение относитс  к вычислительной технике, в частности к запоминающим устройствам, и может быть использовано при построении оперативных запоминающих устройств (ОЗУ) с большой частотой выборки и записи информации, например ОЗУ, работающих в телевизионном режиме формировани  изображени .

Известно запоминающее устройство, содержащее накопитель, счетчик адресов, элементы ИЛИ, через которые осуществл етс  коммутаци  адресов записи и считывани , счетчик разр дов, регистр, выходные элементы И, блок управлени  1.

Недостатком этого устройства  вл етс  снижение быстродействи  с увеличением разр дности входной информации.

Наиболее близким к данному изобретению  вл етс  запоминающее устройство, содержащее синхронизатор, соединенный с первым входом блока управлени  и счетным . входом счетчика адреса считывани , счетчик адреса записи, счетный вход которого , а также второй вход блока управлени  подключены к щине управлени  поэлементной записи, а выходы соединены с соответствующими входами блока управлени  и п коммутатора.ми адресации, подключенными также к выходам счетчика адреса считывани  и к первому выходу блока управлени , входные и выходные информационные , группы накопителей, кажда  из которых содержит п накопителей, два п-разр дных сдвиговых регистра и коммутатор , причем входы записи накопителей соединены с соответствующими п выходами блока управлени , адресные входы соединены с выходами соответствующих коммутаторов адресации, разр дные входы обоих регистров подключены к информационным выходам соответствующих накопителей, а первый и второй входы синхронизации подключены ко второму и третьему выходам блока управлени ,- информационные входы коммутатора подключены к выходам п-го разр да обоих регистров, два управл ющих входа коммутатора, а также Входы выбора режима первого и второго регистров подключены к одному из выходов и инверсному выходу счетчика адреса считывани  соответственно , а выхой коммутатора соединен с соответствующей выходной информационной щиной 2.

Недостатком данного устройства  вл етс  низкое быстродействие в режи.аде записи , поскольку устройство не обеспечивает . запись информации с такой же скоростью, как осуществл етс  считывание, т. е. в телевизионном режиме формировани  изображени . В данном устройстве дл  записи кадра изображени  требуетс  значительно больще времени, чем врем  кадровой развертки .

Целью изобретени   вл етс  повыщение быстродействи  устройства в режиме записи .

Поставленна  цель достигаетс  тем, что

в запоминающее устройство, содержащее генератор тактовых импульсов, первый выход которого соединен со счетным входом счетчика адресов считывани , адресные выходы которого подключены к одним из вхо0 дов адресного блока, другие входы которого соединены свыходами счетчика адресов записи, блок управлени , коммутаторы, группы сдвиговых регистров и группы нако пителей, адресные входы которых подклю5 чены к выходам адресного бока, причем управл ющие входы первых сдвиговых регистров групп соединены с первыми унравл ющи .ми входами коммутаторов и пр мым управл ющим выходом счетчика адресов считывани , инверсный управл ющий выход

0 которого подключен к управл ющим входам вторых сдвиговых регистров групп и вторым управл ющим входам коммутаторов , информационные входы которых соединены с одними из выходов первого и вто5 рого сдвиговых регистров соответствующей группы, разр дные входы которых подключены к выходам накопителей однои.менной группы, одни из входов блока управлени  соединены соответственно со вторым выходом генератора тактовых импульсов, со вхо0 дом и с выходами счетчика адресов записи , одни из выходов блока управлени  подключены соответственно к управл ющим входам адресного блока, к управл ю . щим входам накопителей групп, к одним из входов синхронизации сдвиговых регист5 ров групп, информационные входы первого и второго сдвиговых регистров каждой группы объединены и  вл ютс  инфор.мационными входами устройства, первым управл ющим входом и информационными

0 выхода.ми которого  вл ютс  соответственно вход счетчика адресов записи и выходы коммута10ров, введены элемент И, первый и второй триггеры, первые входы которых соединены с третьим выходом генератора тактовых импульсов, и группы ко.мму5 таоров, первые и вторые управл ющие входы которые подключены соответственно к пр мому и к инверсному управл ющим выходам счетчика адресов считывапи , причем третьи управл ющие входы всех коммуQ таторов соединены с управл ющим входом адресного блока и первым входом элемента И, второй вход которого подключен к выходу второго триггера, другому входу блока управлени  и четвертым управл ющим входам всех коммутаторов, выход первого

5 триггера соединен со вторым входом второго триггера, третий вход и выход элемента И подключены соответстве1пк) к другому выходу блока управлени  и к другим входам

синхронизации сдвиговых регистров групп, другие выходы сдвиговых регистров каждой группы соединены с информационными входами коммутаторов одноименной группы, .выходы которых подключены к информационным входам накопителей одноименной группы , кроме первого, информационный вход которого соединен с выходом соответствующего коммутатора, второй вход первого триггера  вл етс  вторым управл ющим входом устройства.

На фиг. 1 представлена структурна  схема предложенного устройства; на фиг. 2 и фиг. 3 - функциональные схемы наиболее предпочтительных вариантов реализации блока управлени  и коммутаторов соответственно; па фиг. 4 - временные диаграммы, по сн ющие работу устройства.

Устройство содержит (фиг. ) генератор 1 тактовых импульсов, блок 2 управлени , счетчик 3 адресов считывани , счетчик 4 адреса записи, адресный блок 5, группы 6i- 6 (где к - число разр дов входной информации ) накопителей 7t-7„ (где п - целое число), группы сдвиговых регистров 8 и 9, коммутаторы 10,группы коммутаторов Юп.На фиг. 1 обозначены информационные входы i- 11 и выходы 12j- 12 устройства .

Устройство содержит также элемент И 13 первый 14 и второй 15 триггеры, управл ющие в.чоды 16 и 17..

Блок управлени  (фиг. 2) содержит счетчик 18, формирователи 19-22 сигналов с первого по четвертый и дешифратор-мультиплексор 23.

Каждый из коммутаторов lOi -10 содержит (фиг. 3) элемент ИЛИ 24, элемент НЕ 25, элементы И 26-29, элемент ИЛИ 30. На фиг. 1 обозначены также первые 31 и вторые 32 входы синхронизации и управл ющие входы 33 регистров 8 и 9.

На фиг. 4 показаны сигналы а на входе 16; сигналы б, в на входах 33; сигналы г, д на входах 31 и 32 соответственно; информационные сигналы е, ж, записываемые в регистры 8 и 9 соответственно из накопителей сигналы з на выходе 12, сигналы и обращени  к устройству, сигналы записи к на управл ющих входах накопителей 7i- информационные сигналы л на входе 11, информационные сигналы м и к, продвигающиес  в регистрах 8 и О соответственно, сигналы о па выходах регистров 8 и 9,

Т

импульсы записи п с циклом ооращени  1ц, формируемые дешифратором-мультиплексором 23 в режиме покадровой записи.

Устройство работает следующим образом. Режим считывани . В режиме считывани  обращение производитс  ко всем накопител м 7„ каждой группы 6)-6,(фиг. 1). Носкольку все группы накопителей работают идентично, далее рассматриваетс  работа одной группы, папример, первого разр да . Адреса считывани  поступают на адресные входы накопителей 7t - 7, через блок 5 и задаютс  счетчиком 3. Схема кодов счетчика 3 производитс  синхронно с разверткой телевизионного индикатора (на фиг. 1 не показан). Дл  этого генератор i формирует тактовые импульсы, поступающие на счетный вход счетчика 3, с периодом , равным длительности цикла обращени , а также импульсы строчной и кадровой синхронизации телевизионного датчика (на фиг. 1 не показан). С выходов накопителей 7j - 7„ информаци  поступает на в.ходы регистров 8, 9. По сигналу из блока 2, поступающему в каждом цикле через элемент И 13 на входы 31 регистров 8, 9, эта информаци  - первые разр ды соседних по строке элементов изображени  - переписываетс  в один из регистров, папример регистр 8, в зависимости от сигнала выбора режима на входах 33. Во врем  этого же цикла обращений с выхода другого регистра , например, регистра 9, через коммутатор lOj информаци , записанна  в этот регистр 9 в предыдущем циклеобращени , выталкиваетс  на выход 12i. Продвижение этой информации по регистру 9 осуществл етс  импульсами, поступающими из блока 2 на вход 32 регистра 9с периодом следовани , равным Тц/ п (фиг. 4 с). В течение следующего цикла обращени  осуществл етс  вывод информации, записанной в регистре 8, и запись из накопителей в регистр 9. Далее проис.ходит поочередна  работа обоих регистров 8, 9 на запись информации из накопителей 7i- 7„ и считывание ее путем сдвига. Предположим, выводитс , папример, информаци  о соседних по строке токах растра: 110100100 ..., причем п 4. В момент времени ti в первый регистр 8 записываетс  из накопителей 7, - 7 код 1101 (фиг. 4 е). В момент времени t происходит переключение работы регистра 8 в режим сдвига записанной информации (фиг. 4 б) и подключение через коммутатор 10 ( его выхода четвертого разр да к выходу 12(. В течение времени от 12. до t4 осуществл етс  сдвиг информации, записанной в регистр 8 (фиг. 4 ) и на выходе 12, (фиг. 4 з) формируетс  код 1101. В момент времени i при очередном обращении к накопител м 7 -7 в регистр 9 записываетс  код следующих четырех точек растра - 0010 и в течение времени от t до ts осуществл етс  ее сдвиг в регистре 9 (фиг. 4 ж) и вывод через коммутатор lOj на выход 12 (фиг. 4 з).

Режим поэлементной записи. В каждом случае после окончани  вывода информации из регистра 9 (или 8) на eiO выходах устанавливаетс  потенциал, соответствуюп1ий значению кода на входе 1 . в данном случае - «О. Это используетс  в режиме поэ,аементной записи информации от медленно сканирующих датчиков (на фиг. 1 не показаны) По сигналу (фиг. 4 а), поступающему на вход 16 блока 2 и счетный вход счетчика 4, в последенем устанавливаетс  очередной адрес. Во врем  очередного циклд считывани  (первого после сигнала на входе 16), в блоке 2 с помощью формировател  22 (фиг. 2) формируетс  одиночный импульс длительностью в один цикл обращени  (фиг. 4 и). Этим импульсом переключаетс  блок 5 и на адресные входы накопителей 7i-/4 выставл етс  очередной адрес записываемой информации. Так же во врем  этого сигнала дешифратор-мультиплексор 23 формирует импульс, поступающий на вход одкого из накопителей 7i- 7 (фиг. 4 к). Выбор накопителей 7, определ етс  кодом младших разр дов счетчика 4, поступающим на входы дещифратора-мультиплексора 23. В этом же цикле блокируетс  прохождение через элемент И 13 Сигнала на входы 31, вследствие чего записи информации в регистр 9 (в данном случае) с выходов накопителей 7 - 7 не происходит. Поскольку на всех выходах регистра 9 к моменту времени (фиг. 4 ж) устанавливаетс  потенциал «О, соответствующий информации на входе lU, то этот «О, и записываетс  в соответствующий из накопителей 7х -7п. На врем  записи блокируетс  и вывод информации 1001 через коммутатор lOt на выход 12j. Режим покадровой записи. В режиме записи кадра изображени , когда информаци  на входах 1Ij- 1 мен етс  синхронно с телевизионной разверткой, устройство работает следующим образом. По сигналу, приход щему на вход 17, переключаетс  триггер 14, который возвращаетс  в исходное состо ние кадровым синхроимпульсом, поступающим с третьего выхода генератора 1. От заднего фронта сформированного триггеров 14 импульса переключаетс  триггер 15, который возвращаетс  в исходное состо ние следующи.м кадровым синхроимпульсом , поступающим также от генератора 1. Таким образом,-триггер 15 формирует импульс длительностью в один кадр, поступающий на дещифратор-мультиплексор 23, на всех выходах которого за врем  этого кадра формируютс  в каждом цикле обращени  импульсы записи (фиг. 4 п), поступающие на управл ющие входы всех накопителей 7i -7. При этом адреса накопителей 7i - 7t) задаютс  счетчиком 3. Предположим, например, на вход 11 поступает следующа  информаци  с соседних по строке элементах изображени  - 110100101001 (фиг. 4л). Во врем  поступлени  первых четырех разр дов информации (1101) регистр 8 устанавливаетс  в режим сдвига и информаци , поступающа  на его вход, со входа 1 , продвигаетс  по регистру 8 (фиг. 4 ж). К началу следующего цикла обращени  (записи) на выходах регистра 8 устанавливаетс  поступивша  ранее со входа 111 информаци , котора  и записываетс  в накопители 7j- 74. Во врем  этого же цикла на выходах регистра 9 устанавливаетс  следующа  «четверка чисел0010 (фиг. 4 н), котора  в последующем цикле, во врем  которого в регистр 8 заноситс  следующа  информаци  (1001), записываетс  в накопители 7/- 7. Временные диаграммы сигналов, поступающих с регистров 8 и 9 через коммутаторы lOj- 10 на информационные входы накопителей , 7 , представлены на фиг. 4 о. Управл ющие сигналы на коммутаторы lOj -10 поступают со счетчика 3 и григгера . 15. Таким образом, в режиме покадровой записи осуществл етс  поочередна  запись в регистры 8 и 9 информации о соседних по строке точках растра с последующей параллельной перезаписью в накопители 7„. В сравнении с известным устройством предложенное обладает больщим быстродействием в режиме записи, что позвол ет расщирить область его применени  и использовать в качестве датчика информации стандартные телевизионные датчики.

К13 к8,3 к5 к15 Kii...ln фиг.г

Claims (1)

1. ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее генератор тактовых импульсов, первый выход которого соединен со счетным входом счетчика адресов считывания, адресные выходы которого подключены к одним из входов адресного блока, другие входы которого соединены с выходами счетчика адресов записи, блок управления, коммутаторы, группы сдвиговых регистров и группы накопителей, адресные входы которых подключены к выходам адресного блока, причем управляющие входы первых сдвиговых регистров групп соединены с первыми управляющими входами коммутаторов и прямым управляющим выходом счетчика адресов считывания, инверсный управляющий выход которого подключен к управляющим входам вторых сдвиговых регистров групп и вторым управляющим входам коммутаторов, информационные входы которых соединены с одними из выходов первого и второго сдвиговых регистров соответствующей группы, разрядные .входы которых подключены к выходам накопителей одноименной группы, одни из входов блока управления соединены соответственно со вторым выходом генератора тактовых импульсов, со входом и с выходами счетчика адресов записи, одни из выходов блока управления подключены соот ветственно к управляющим входам адресного блока, к управляющим входам накопителей групп и к одним из входов синхронизации сдвиговых регистров групп, информационные входы первого и второго сдвиговых регистров каждой группы объединены и являются информационными входами устройства, первым управляющим входом и информационными выходами которого являются соответственно вход счетчика адресов записи и выходы коммутаторов, отличающееся тем, что, с целью повышения быстродействия устройства, в него введены элемент И, первый и второй триггеры, первые входы которых соединены с третьим вы.хо дом генератора тактовых импульс-в. и-группы коммутаторов, первые и вторые управляющие входы которых подключены соответственно к прямому и к инверсному управляющим выходам счетчика адресов считывания, причем третьи управляющие входы всех коммутаторов соединены с управляющим входом адресного блока и первым входом элемента И, второй вход которого подключен к выходу второго триггера, другому входу блока управления и четвертым управляющим входам всех коммутаторов, выход первого триггера соединен со вторым входом второго триггера, третий вход и выход элемента И подключены соответственно к другому выходу блока управления и к другим входам синхронизации сдвиговых регистров групп, другие выходы сдвиговых регистров каждой группы Соединены с информационными входами коммутаторов одноименной группы, выходы которых подключены к информационным входам накопителей одноименной группы, кроме первого, информационный вход которого соединен с выходом соответствующего коммутатора, второй вход первого триггера является вторым управляющим входом устрой- ства.

   /