SU1117623A1 - Устройство дл ввода информации в калькул тор - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ ВВОДА ИНФОРМАЦИИ В КАЛЬКУЛЯТОР, содержащее блок запуска, блок управлени , преобразователь кодов, блок, пам ти команд, блок ключей, выходы которого  вл ют ,с  выходами устройства, входы блока ключей соединены с вькодами преобразовател  кодов, информационные входы которого соединены с выходами блока пам ти команд, вkoды которого соединены с адресными выходами блока управлени ., первый вход которого соединен с блоком запуска, о т л и ч аю щ е, е с   тем, что, с целью повышени  быстродействи ,в него введены частотный дискриминатор, элемент задержки , первый и второй триггеры, выход второготриггера соединен с вторым входом блока управлени , выход которого соединен с единичным входом первого триггера, выход которого , соединен со стробирующим входом преобразовател  кодов, вход частотного дискриминатора соединен с вхог дом злемента задержки и  вл етс  управл ющим входом устройства, выход (Л частотного дискриминатора соединен с с нулевыми входами первого и второго триггеров, единичный вход второго триггера соединен с выходом элемента задержки.

Description

Изобретение относитс  к ус:тройст вом ввода информации в клавишные вычислительные машины, в частности в калькул торы. Известно устройство дл  ввода информации в калькул тор, содержаще преобразователь кодов команд, генератор , электронные ключи l1 . Недостатком устройства  вл етс  низкое быстродействие, вызванное отсутствиём оперативной реакции на окончание вьшолнени  вычислительных операций калькул тором. Известно устройство дл  ввода информации в калькул тор, содержаще преобразователь кодов, входы которого соединены с выходами блока пам т команд, блок ключей, входы которых соединены с выходами преобразовател  кодов, а выходы подключены параллел но клавишам калькул тора, управл ющий блок, выходы которого соединены адресными входами блока хранени  команд , схему формировани  импульсов строба, выход которой соединен со стробирующим входом преобразовател  кодов, генератор тактовых импульсов и блок допуска 2 . Недостатком известного устройства также  вл етс  низкое быстродействие св занное с фиксированным временем операции ввода информации. Цель изобретени  - повышение быстродействи  устройства дл  ввода информации в калькул тор. Поставленна  цель достигаетс  тем что в устройство дл  ввода информации в калькул тор, содержащее блок запуска, блок управлени , преобразователь кодов, блок пам ти команд, блок ключей, выходы которого  вл ютс  выходами устройства, входы блока ключей соединены с выходами преобразовател  кодов, информационные входы которого соединены с выходами блока пам ти команд, входы которого соединены с адресными выходами блока управлени , первый вход которого соеди нен с блоком запуска, введены частот ный дискриминатор, элемент задержки, первьй и второй триггеры, выход второго триггера соединен с вторым входом блока управлени , выход которого сгоединен с единичным входом первого триггера, выход которого соединен со стробируюпц1м входх)м преобразовател  кодов, вход частотного дискриминатора соединен с входом элемента задержки и  вл етс  управл ющим входом устройства, выход частотного дискриминатора соединен с нулевыми входами первого и второго триггеров, единичный вход второго триггера соединен с выходом элемента задержки. На чертеже представлена блок-схема устройства. Блок-схема содержит преобразователь 1 кодов, блок 2 пам ти команд, блок 3 ключей, блок 4 управлени , блок 5 запуска, частотньй дискриминатор 6, элемент 7 задержки, первьй 8 и второй 9 триггеры, калькул тор 10, выход щины управлени  индикатором которого соединен через вход управлени  устройством с входом частотного дискриминатора 6 и элемента 7 задержки. Блок 4 управлени  может, например , содержать счетчик 11 адреса, элемент И 12, дифференцирующую цепочку 13. Частотный.дискриминатор 6 может, например, содержать преобразователь 14 напр жение-частота и пороговый элемент 15. Выходы блока 2 подключаютс  параллельно клавишам калькул тора. Устройство работает следующим образом. . В исходном состо нии сигнал на выходе блока 5 запуска отсутствует. Ключи блока 2 закрыты, что соответ ствует разомкнутому положению клавиш калькул тора 10. Так как калькул тор не вьтолн ет арифметических операций, на вход частотного дискриминатора 6 поступают импульсы с щины управлени  индикацией калькул тора 10. Частота импульсов превьшает пороговую дл  дискриминатора 6, при этом сигнал на его выходе отсутствует. Импульсна  последовательность также поступает через элемент 7 задержки на единичньй вход триггера 9, устанавлива  на его выходе сигнал готовности калькул тора. Приведение в действие блока 5 запуска переключает счетчик 11 и устанавливает адрес команды в блоке 2. оответствующа  данной команде информаци  поступает на вход преобразовател  1 кодов. Одновременно по игналу с выхода блока 4 срабатьгоает риггер 8 и на управл ющем входе реобразовател  1 кодов по вл етс  тробимпульс, по которому срабатывает соответствующий ключевой элемент в блоке 3, докорачива - одну из ,кнопок калькул тора 10, Калькул тор 10 начинает выполнение команды, во врем  которой не формируютс  импульсы управлени  индикатором необходимой длительности. Поэтому срабатывает дискриминатор 6, сбрасыва  триггеры 8 и 9. Соответственно выключаетс  ключевой элемент в блоке З.

При по влении результатов вьгчислений на индикаторе калькул тора на входе дискриминатора 6 по вл етс  последовательность импульсов, возвращающа  его в исходное состо ние. Через врем , необходимое дл  приведени 

калькул тора в состо нии готовности выполн ть следующую команду, на выходе элемента 7 задержки по вл етс  также последовательность импульсов, устанавливающа  триггер 9 в единицу, что обеспечивает переключение счетчика 11 блока 4 в следующее состо ние . В дальнейшем процесс ввода информации повтор етс .

Предлагаемое устройство увеличивает быстродействие за счет оптического и автоматического обеспечени  длительности и периода следовани  импульсов, способствующих вводу информации в калькул тор.

Claims (1)

1. УСТРОЙСТВО ДЛЯ ВВОДА ИНФОРМАЦИИ В КАЛЬКУЛЯТОР, содержащее блок запуска, блок управления, преобразователь кодов, блок, памяти команд, блок ключей, выходы которого являют,ся выходами устройства, входы блока ключей соединены с выходами преобразователя кодов, информационные входы которого соединены с выходами блока памяти команд, входы которого соединены с адресными выходами блока управления., первый вход которого соединен с блоком запуска, отличающееся тем, что, с целью повышения быстродействия,в него введены частотный дискриминатор, элемент задержки, первый и второй триггеры, выход второго'триггера соединен с вторым входом блока управления, выход которого соединен с единичным входом первого триггера, выход которого, соединен со стробирующим входом преобразователя кодов, вход частотного дискриминатора соединен с входом элемента задержки и является управляющим входом устройства, выход частотного дискриминатора соединен с нулевыми входами первого и второго триггеров, единичный вход второго триггера соединен с выходом элемента задержки.

   3 (Л

   G тгггг >