SU1117667A1 - Устройство дл цифрового измерени ,запоминани и воспроизведени дискретных значений однократного сигнала - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ ЦИФРОВОГО ИЗМЕРЕНИЯ, ЗАПОМИНАНИЯ И ВОСПРОИЗВЕДЕНИЯ ДИСКРЕТНЫХ ЗНАЧЕНИЙ ОДНОКРАТНОГО СИГНАЛА, содержащее аналого-цифровой преобразователь, формирователь сигналов,.блок пам ти, блок синхронизации, блок ивдикации, мультиплексор, первый и второй счетчики адресов, эле1Менты И, первый триггер, счетчик считанных слов и блок управлени , причем первый вход аналого-цифрового преобразовател   вл етс  входом устройства, второй вход подключен к первому выходу блока синхронизации, а выход соединен с первым входом блока пам ти и входом формировател  сигналов, выход которого подключен к входу -блока управлени , первый выход которого соединен с одним из входов первого триггера, выход которого пЬдключен к первому входу первого элемента И, второй и третий выходы блока синхронизации подключены к второму входу первого и первому входу второго элементов И, выходы которых соединены соотвеГтственно с входом первого счетчика адресов и первым входом второго счетчика адресов, отличающеес  тем, что, с целью повьппени  быстродействи  и упрощени  устройства , в него введены вычитатель, регистр, блок сравнени  и второй триггер, входы которого подключены соответственно к второму выходу блока управлени  и выходу счетчика считанных слов первый вход которого соединен с третьим выходом блока синg хрониза1и1и, выход второго триггера подключен к вторым входам счетчика считанных слов и второго элемента И, выходы счетчиков адресов соединены с первым и вторым входами мультиплексора и входами блока сравнени , выход которого подключен к другому входу первого триггера, выход формировател  сигналов соединен с первым входом второго счетчика адресов, второй вход которого подключен к выходу вычита9 тел , входы которого соединены соота ветственно с выходом первого счетчика адресов и выходом регистра, четвертый выход блока синхронизации подключен к второму входу блока пам ти и третьему входу мультиплексора, выходы которьос соединены соответственно с входом блока индикации и третьим входом блока пам ти,

Description

Изобретение относитс  к измерительной технике, а именно к устройствам записи и воспроизведени  однократных сигналов. Известно устройство дл  цифрового измерени  и регистрации дискретных значений однократного сигнала, содер жащее аттенюатор, аналого-цифровой преобразователь, блок основной пам ти , индикатор, синхронизатор, блок пам ти предыстории, мультиплексор, два регистра, вычитатель, цифровой компаратор, два триггера, схему И, счетчики адресов пам ти предыстории и основной пам ти ij . Однако это устройство обладает низкой разрешающей способностью. Наиболее близким техническим реше нием к изобретению  вл етс -устройст во дл  1ЩФРОВОГО измерени , запоминани  и многократного воспроизведени  дискретных значений однократного процесса, содержащее аналого-цифрово преобразователь, выход которого подключен к входу л.ока определени  границ сообщений и к первому входу первого блока пам ти одновременно, а выход последнего соединен с первым входом мультиплексора, выход которог подсоединен к входу индикатора, при этом вьЕход блока определени  границ сообщений соединен с первым входом триггера, а вторые входы первого и второго блоков пам ти соединены с вы ходами первого и второго счетчиков адресов соответственно, семь элементов И, счетчик объема сигнала, первый и второй счетчики объема пам ти формирователь импульсов и блок управ лени , причем выход аналого-цифрового преобразовател  соединен с первым входом второго блока пам ти, выход которого подсоединен к второму входу мультиплексора, управл ющий вход которого соединен с первым выходом блока, управлени , второй и третий выходы которого подключены к первым входам первого и второго элементов И соответственно, вторые входы которых объединены между собой и соединены с первьм выходом блока синхронизации и с управл ющим входом аналого-цифрового преобразовател  одновременно , а выходы первого и второго элементов И подключены к входам первого и второго счетчиков адреса соответственно , кроме того, второй выход синхронизатора подсоединен к первому 72 входу третьего злег-септа И;, второй .вход которого с.ое1-,Илен с Q-вьжпдом триггера, а - с входом счетчи ка объема сигнал.а, выход которого через формировате.пь подключен к второму входу триггера и первому входу блока упраЕ.пени  одновременно,- причем второй зход блока управлени  соединен с управл юш:1;;м въкодом блока определени  границ сообщений, третий - с клеммой Пуск, а четвертый - с выходом первого счетчика объема пам ти, вход которого подсоединен к выходу четвертого элемента И, первый вход которого соединен с первым входом п того элемента И и третьим выходом синхронизатора одновременно , а второй 13ХОД четвертого элемента И -- с четвертым выходом блока управлени э п тый выход которого подключен к второму входу п того элемента И, вь.гход которого соединен с входом второго счетчика объема павходом блока управлени , при этом шестой и се.дьмой выходы блока управлени  подсоединены к первым входам шестого и седьмого элементов И, вторые входы которых соединены с четвертым и п тым выходаг м синхронизатора соответственно, а выходы шестого и седьмого .элементов И - с управл ющими входаг.п второго и первого блоков пам ти соответственно 2j. Однако в известном устройстве вывод дискретньЕх отсчетов однократ- кого сигнала начинаетс только после полной его записи в пам ть, поэтому имеетс  некотора  задержка между срабатыванием блока определени  границ сигнала и выводом сигнала на индикатор , что снижает быстродействие устройства. В некоторых случа х така  задержка нежелательна, например при работе с ЭВМ. Кроме того, при применении пам ти, быстродействие которой выше, чем это требуетс  дл  записи информации с аналого-цифрового преобразовател , устройство неоправдано сложно. Целью изобретени   вл етс  повыше ние быстродействи  и упрощение устройства . Поставленна  цель достигаетс  тем, что в устройство дл  цифрового . измерени , запоминани  и воспроизве-ени  дискретных значений однократного сигнала, содержащее аналого .1

цифровой преобразователь, формирователь сигналов, блок пам ти, блок синхронизации, блок индикации, мультиплексор , первый и второй счетчики адресов, элементы И, первьй триггер, счетчик считанных слов и блок управлени , причем первый вход аналогоцифрового преобразовател   вл етс  входом устройства, второй вход подключен к первому вых.оду блока синхронизации , а выход соединен с первым входом блока пам ти и входом формировател  сигналов, выход которого подключен к входу блока управлени , первый выход которого соединен с одним из входов первого триггера , выход которого подключен к первому входу первого элемента И, второй и третий выходы блока синхронизации подключены к второму входу первого и первому входу второго элементов И, выход) которых соединены соответственно, с входом первого счетчика адресов с первым входом второго счетчика адресов, введены вычитатель , регистр, блок сравнени  и второй триггер, входы которого подключены соответственно к второму выходу блока управлени  и выходу счетчика считанных слов, первый вход которого соединен с третьим вькодом блока синхронизации, выход второго триггера подключен к вторым входам счетчика считанных слов и второго элемента И, выходы Счетчиков адресов соединены с первым и вторым входами мультиплексора и входами блока сравнени , выход которого подключен к другому входу первого триггера, выход формировател  сигналов соединен с первым входом второго счетчика адресов, второй вход которого подключен к выходу вычитател , входы которого соединены соответственно с вькодом первого счетчика адресов и выходом регистра, четвертый выход блока синхронизатщи подключен к второму входу блока пам ти и третьему входу мультиплексора, выходы которых соединены соответственно с входом блока индика1уи и третьим входом блока пам ти,

На чертеже изображена структурна  схема -предложенного устройства.

Устройство содержит аналого-цифровой преобразователь (АЦП) 1, формирователь 2 сигналов, служащий дл  формировани  импульсов, определ ющих

76674

границы слова (сообщени ), блок 5 пам ти, блок 4 синхронизации, блок 5| индикации, мультиплексор 6, блок 7 сравнени , первый 8 и второй 9 счет5 чики адресов, первьй 10 и второй 11 элементы И, первьй 12 и второй 13 триггеры, вычитатель 14, счетчик 15 считанных слов, блок 16 управлени  и регистр 17, служащий дл  хранени 

0 предыстории.

Устройство работает следуюпщм образом.

По сигналу Пуск от блока 16 устанавливаетс  в единицу первый

5 триггер 12, и импульсы от блока 4 поступают через элемент И 10 на счетчик 8. Если в этот момент на блок 3 пам ти подаетс  сигнал Запись , то мультиплексор 6 подключает

0 выходы счетчика 8 к адресным входам блока 3 пам ти и в выбранную  чейку записываютс  коды с выхода АЦП 1. В следующем такте (через интервал Т, меньший, чем интервал Тл, который

5 равен времени преобразовани  АЦП) на входе блока 3 пам ти измен етс  сигнал на Чтение, что приводит к подключению через мультиплексор 6 выходов счетчика 9 и из блока 3 счи0 тываютс  данные. В следующий такт блок 3 переходит снова в режим записи , а в счетчик 8 добавл етс  один импульс от блока 4 синхронизации, затем через интервал Tj блок 3 пам ти

переходит в режим чтени , но содержимое счетчика 9 не измен етс , так как триггер 13 находитс  в исходном состо нии в нуле.

Таким образом происходит поочередна  запись во все  чейки блока 3 пам ти, при этом коды АЦП (К+1)-го преобразовани  записываютс  в блок 3 пам ти на место первой ординаты и т.д.

При по влении на входе устройства электрического импульса на выходе АЦП 1 по вл етс  код, резко отличающийс  по величине от цифрового кода предьщущих моментов времени. Формирователь 2 вьфабатывает импульс, по переднему фронту которого в счетчик 9 записываетс  число, равное разности номера  чейки пам ти, в которую в данньй момент записываетс  очередное дискретное значение входного сигнала, и числа, установленного на регистре 17. Одновременно импульс с выхода формировател  2 посг }1 пает в блок 16 управлени , где задерживаетс , если это необходимо по услови м согласовани  с блоком 5 прежде чем опрокидывает триггер 13 в состо ние единишл. С этого момент импульсы от блока 4 синхронизации имеют возможность пройти через элемент И 11 на входы счетчиков 9 и 15 Импульсы от блока 4 синхронизации поступают на указанные сметчики только в момент, когда на входе блока 3 пам ти имеетс  сигнал чтени При чтении адрес блока пам ти определ етс  содержимым второго счетчика 9, начальное состо ние кот рого равно разности, определ емой по выходу вычитател  14, адресов пам ти в момент срабатывани  формировател  2 и числа,.установленного на регистре 17. При таком решении скорость считьюани  данных из блока пам ти и скорость записи данньк в пам ть может быть различна, поэто му при совпадении состо ний счетчиков 8 и 9 по вл етс  импульс на выходе блока 7 сравнени ,который поступает на вход триггера 12 и опрокидывает его в нулевое состо ние. Последзгкщее включение этого триггер возможно только от блока 16 по сигналу Пуск. Это.предохран ет наложение сигнала.на еще не считанную его часть. Даже при остановившемс  7 счетчике 8 на счетчик 9 адресов про должают цостУпать импульсы и происходит считывание информации из блока 3 пам ти. В момент переполнени  счетчика 15 считанных слов, объем которого устанавливаетс  равным сум ме объема предыстории и сигнала, на его выходе по вл етс  импульс, который опрокидывает триггер 13 в нулевое состо ние, и на этом заканчиваетс  процесс чтени  инфсфмации из блока 3 пам ти. Последун щй пуск возможен только по сигналу от блока 16. Таким образом, предложенное техническое решение позвол ет записывать дискретные значени , однократного сиг- нала в блок пам ти,, хранить их до вывода информашш, вывод дамвык из блока пам ти ос пдествй ть с минимальной задержкой после начала записи однократного сигнала, не ожида  его окончани , причем Ш|Шод осуществл ть с предысторией сигнала. В устройстве имеетс  возмс к ость измен ть как обь ем считываемой предыстории, так и объем сигнала, естествеиво, чтобы сумма объема предыстории и объема сигнала не превышала объема пам ти. Уменьшение до минимума времени задержки между по вле1&1ем сигнала и его выводом позвол ет у учоють разрешющую способность.

Claims (1)

1. УСТРОЙСТВО ДЛЯ ЦИФРОВОГО ИЗМЕРЕНИЯ, ЗАПОМИНАНИЯ И ВОСПРОИЗВЕДЕНИЯ ДИСКРЕТНЫХ ЗНАЧЕНИЙ ОДНОКРАТНОГО СИГНАЛА, содержащее аналого-цифровой преобразователь, формирователь сигналов, . блок памяти, блок синхронизации, блок иццикации, мультиплексор, первый и второй счетчики адресов, элементы И, первый триггер, счетчик считанных слов и блок управления, причем первый вход аналого-цифрового преобразователя является входом устройства, второй вход подключен к первому выходу блока синхронизации, а выход соединен с первым входом блока памяти и входом формирователя сигналов, выход которого подключен к входу -блока управления, первый выход которого соединен с одним из входов первого триггера, выход которого пЬдключен к первому входу первого элемента И, второй и третий выходы блока синхро низации подключены к второму входу первого и первому входу второго элементов И, выходы которых соединены соответственно с входом первого счетчика адресов и первым входом вто рого счетчика адресов, отличающееся тем, что, с целью повышения быстродействия и упрощения устройства, в него введены вычитатель, регистр, блок сравнения и второй триггер, входы которого подключены соответственно к второму выходу бло ка управления и выходу счетчика счи танных слов^ первый вход которого соединен с третьим выходом блока синхронизации, выход второго триггера подключен к вторым входам счетчика считанных слов и второго элемента И, выходы счетчиков адресов соединены с первым и вторым входами мультиплексора и входами блока сравнения, выход g которого подключен к другому входу первого триггера, выход формирователя сигналов соединен с первым входом второго счетчика адресов, второй вход которого подключен к выходу вычитателя, входы которого соединены соответственно с выходом первого счетчи ка адресов и выходом регистра, четвертый выход блока синхронизации подключен к второму входу блока памя ти и третьему входу мультиплексора, выходы которых соединены соответственно с входом блока индикации и третьим входом блока памяти.