SU1117856A1 - Демодул тор многочастотных сигналов с амплитудно-фазовой модул цией - Google Patents

Abstract

ДЕМОДУЛЯТОР МНОГОЧАСТОТНЫХ СИГНАЛОВ С АМПЛИТУДНО-ФАЗОВОЙ МОДУЛЯЦ11ЕЙ , содержащий последовательно соединенные задающий генератор, синтезатор частот, коммутатор и первый перемножитель, аналого-цифровой преобразователь , последовательно соединенные усреднитель, блок кодировани  и второй перемножитель, цоследовательно соединенные накопитель, ключ и вычислительный блок, выходы которого соединены с входами фазового и амплитудного демодул торов, выходы которых  вл ютс  выходами демодул тора , блок вычитани , отличающийс  тем, что, с целью повышени  помехоустойчивости за счет повышени  точности коррекшта амплитудно-частотной характеристики канала, в него введены два блока задержки, регулируемый усилитель, два анализатора информации и решающий блок, причем выход аналого-цифрового преобразовател  через первый перемножитель соединен с другим входом второго перемножител , выход которого соединен с входом накопител , один выход вычислительного блока соединен с первым входом первого анализатора информации и входон первого блока за держки, выход которого соединен с вторым входом первого анализатора информации , первым входом второго анализатора информации, его вторым входом через второй блок задержки, входом блока вычитани  и первым входом регулируемого усилител , второй вход которого соединен с выходом решающего блока, а выход - с входом усреднител , выходы анализаторов ин-ч1 формации и выход блока вычитани  эо ел соединены с соответствующими входами решающего блока.

Description

i1 Изобретение относитс  к передаче jдискретной информации и может исполь зеватьс  в тногоканальных системах св зи с комбинированной амплитуднофазовой модул цией. Известен демодул тор с амнлитуднофазовой модул цией, содержащий последовательно соединенные аналого-цифровой преобразователь, перемножителъ, интеграторJ ключ и блок вычислени ,, фазовый вход которого соединен с первым входом блока вычислени  и через блок пам ти - с вторым его входом,, а амплитудный выход соединен с первым входом компаратора и с вторьтм его входом .через формирователь порогового напр жени , а также последоват(2льно соединенные задаюищй генератор, синтезатор частот и коммутатор 1 I . Однако в таком демодул торе недостаточна  помехоустойчивость. Наиболее близким по технической сущности к предлагаемому  вл етс  демодул тор многочастотных сигналов с амплитудно-фазовой модул цией, содержа1ций последовательно соединенные задающий генератор, синтезатор частот, коммутатор и первый перемножитель,, аналого-цифровой преобразователь, последовательно соединенные усредни тель, блок кодировани  и второй перемножитель , последовательно соединенные накопитель, ключ и вычислител ный блок, выходы которого соединены с входами фазового и ам1гпитудного демодул торов , вь1ходы которых  вл ютс  выходами демодул тора, блок вычитани  2 . Однако в известном устройстве гевы сока  точность коррекции амплитудночастотной характеристики (АЧХ) и за счет этого недостаточна  помехоустой чивость. Цель изобретени  - повьшгение помехоустойчивости за счет повьшени  точ ности коррекции амплитудно-частотной характеристики канала. Лп достижени  поставленной в демодул тор многочастотных сигналов с амплитудно-фазовой модул цией, содержап ий последовательно соединенные задающий генератор, синтезатор частот, коммутатор и первый перемножитель , аналого-цифровой преобразова тель, последовательно соединенные усреднитель, блок кодировани  и второй перемножительг последовательно соединенные накопитель ключ и вычис 62 лителъный блок, выходы которого соединены с входами фазового и амплитудного демодул торов, выходы которых  вл ютс  выходами демодул тора, блок вьгчитани , введены два блока задержки , регулируемый усилитель, два анализатора информации и решающий блок, причем выход аналого-цифрового преобразовател  через первый перемножитель соединен с другим входом второго перемножител , выход которого соединен с входом накопител , один выход вычислительного блока соединен с первым входом первого анализатора информации и входом первого блока задержки , вьосод которого соединен с вторым входо{.з первого анализатора информации5 первым входом второго анализатора информации, его вторым входом через второй блок задержки, входом блока вьп-штани  и первым входом регулируемого усилител , второй вход которого соединен с вькодом решающего блока, а выход - с входом усреднител , выходы анализаторов информации и выход блока вьгчитани  соединены с соответствующими входами решающего блока. На фиг. 1 изобралсена структурна  электрическа  схема предлагаемого демодул тораJ на фиг. 2 - структурна  схема анализатора информацииj на фиг. 3 - структурна  схема решающего блока; на фиг. 4 - структурна  схема регулируемого усилител ; на фиг. 5 - структурна  схема вычислительного блока. Д.емодул тор многочастотных сигналов с амплитудно-фазовой модул цией содержит аналого-цифровой преобразователь 1, перемножит ели 2, 3, накопитель 4, ключ 5, вычислительный блок бд фазовый демодул тор 7, амплитудный демодул тор 8, блоки 9 и 10 задержки, анализаторы 11 и 12 информаи ,ии,, блок 13 вычитани , решающий блок 14, блок 15 кодировани , усреднитель 16, регулируемый усилитель 17, коммутатор 18, .синтезатор 19 частот и задающий генератор 20. Анализатор 11 (12) состоит из делител  21 и блоков сравнени  22 и 23, Решающий блок 14 состоит из блока 24 определени  знака Si N ,, элементов НЕ 25s элементов И 26 и 27, элементов НИИ 28 и элег-1ента И 29. Регулируемый ус11литель 17 состоит из ключей 30 и 31- операщ-сонного усилител 

32, элемента НЕ 33 и сопротивлений 34-37. Вычислительный блок 6 состоит из запоминающего блока 38, делител 

39,функционального преобразовател 

40,квадратов 41 и 42, сумматора 43 и блока 44 извлечени  квадратного корн .

Демодул тор многочастотных сигналов с амплитудно-фазовой модул цией работает следующим образом.

Групповой сигнал на входе демодул тора представл ет собой сумму гармонических составл ющих канальных частот с амплитудами А и фазами ср , искажение воздействие неравномерное; ти АЧХ канала св зи

П2

SHl;f;,An5i4nnl q)l.

в аналого-цифровом преобразователе 1 происходит дискретизаци  сигнала 5 (t) по времени и уровню, так что сигнал на его входе запишетс  в виде суммы оцифрованных отсчетов сигнала, вз тых в момент времени t Rut

к-1

S( r. Ц (и«й1+а)„ , .

Отсчеты сигнала поступают на перемножитель 2, в котором каждый отсчет перемножаетс  на цифровые отсчеты опорных гармонических колебаний Sin (kn nut ) и cog (knsiAt), поступающих через коммутатор 18 и вырабатываемых в синтезаторе 19 частот . Синтезатор 19 работает от частоты , вырабатываемой задающим генератором 20. Каждый отсчет сигнала 5 (k ui ) в перемножителе 2 умножаетс  (п ,- Н)2 раз, по два перемножени  на каждый подканал. В перемножителе 3 происходит доумножение результатов предъщутцих умножений на соответствующие канальные корректирующие коэффициенты JU п поступающие с выхода блока 15 кодировани . За врем  существовани  одного отсчета 5 (k ut) происходит (И 2 - П ) умножений, по одному перемножению на подканал.

В накопителе 4 происходит накопление результатов этих двух умножени дл  каждого подканала раздельно. Накогшение осутцествл етс  на интернале ортогональности, В конце этого интервала после обработки (k- 1)-го отсчета сигнала на выходе накопител  образуютс  значени  проекций сигнала на ортогональные оси приемника

t-i

X., 5l5ik&t)-m fin5in(kVinQt), к-о

Y., «SCkut). „005(пл Kt),

1У /л

где Хр, У - проекции сигнала Ц--го

подканала.

Через ключ 5 проекции последовательно поступают на вычислительный блок 6, в котором определ ютс  ампли туды и фазы сигналов всех частотных подканалов по формулам

ЦА, q,,,arct(Yr,|Xnl,

где п амплитуда,

Ср - фаза И -го подканала.

В фазовом демодул торе 7 происходит вьщеление информации, заложенной в фазе или в разности фаз сигналов ( в зависимости от В1ада модул ции), а в амплитудном демодул торе 8 - выделение информации, заложенной в амплитуде сигналов.

; Обработка частотных подканалов происходит последовательно во времени , начина  с первого канала и конча последним.

Одновременно с вьщелением информащ-ги амплитуды сигналов /И АП поступают на два последовательно соединенные блока 9 и 10 задержки на врем  оработки одного подканала. Таким образом , всегда существуют значени  амплитуд трех каналов одновременно. Если вьщел етс  информаци  из амплитуды ( П + 1)-го подканала А n-fi то на выходе блока 9 присутствует . сигнал амплитуды П -го подканала А, а на выходе блока ТО - сигнал амплитуды ( П - 1 ) -го подканала А р. .

Анализаторы 11 и 12 осуществл ют сравнение амплитуд соседних подканалов друг, с другом по алгоритмам

I Si Nin -p ftn/ju). ((К„А(гд,А,-П:

т где 11 - логический сигнал на первом

Y) выходе анализатора I логический сигнал на втором

выходе анализатора

П, и П - посто нные пороги, завис щи только от коэффициента ампл1 тудной модул ции сигнала; А),- величина амплитуды А цпа анализатора 11 и амплитуды А,„. дл  анализатора 12. Анализаторы построены таким обраt п , ,зом, что сигнал i, i на. первом выхо де соответствует П передаваемой ин форматдии, сигнал 1 1 на втором выходе 1 информапии. Разрешаетс  ситуаци , когда невозможно точно указать информацию на основании анализа амплитуд соседних подканалов. Это соответствует спучаю 1 -г 0. Кроме сравнений амплитуды Ду G соседними канальными амплитудами из величины Y вычитаетс  значение порогового сигнала U цдо , одинаковое дл  всех частотных подканалов, и определ етс  знак этой разности в решающем блоке 14, Если в результате предварите ьног анализа удаетс  по сигналам (1 ), С) (l) () анализаторов 11 и 12 однозначно идентифицировать информацию , заложенную в амплитуде П-го подканала, решающий блок 14 выдает сигнал управлени  на регулируемый усилитель 17. Если прин то .решение , что передавалс  сигнал 1, регулируемый усилитель 17 По сигналу решающего блока 14 пропустит на усреднитепь 16 сигнал 5 bi fUnAf, где П1, 1. Если передавалс  сигнат;. О, то регулируемый усилитель 17 усилит сигнал на своем выходе, т.е. 5п Д (при исполь зовании амплитудной модул цнИд дл  которой / - 2., значени  коэф фициентов соответственно равны т, 0,75,- mj 1,5) . Если в результате предварительно го анализа не удаетс  определить информацию в П -м подканале либо из-за нулевых показаний анализаторов 11 и 12, либо из-за противоречи6 вьк результатов анализа, решающий блок 14 учитывает только результат сравнени  в блоке 13 А, с порогом IJtjop. Если tl пор 5 сигнал на вхоле усреднител  16 равен 5f, (г. Uf, ftv(. в противном случае - 5f, - ,A. Усреднитель 16 осуществл ет-усреднение сигналов Sf, на большом интервале времени в результате чего зна .чительно повьшаетс  точность выработки коэффигдиентов коррекции 1Ц , которые вырабатываютс  блоком 15 кодировани . Коэффициенты коррекции ,5 подаваемые на вход перемножител  3, корректируют усиление в сквозном тракте обработки сигналов частотных подканалов и выравнивают коэффициенты усилени  по всем подканалам, Выравнивание происходит таким образом, 4Tomijiin Unop ;m fiinA°n-Unop О при отсутствии в канале. Таким образом, в результате межканального анализа информации, заложенной в амплитуде сигналов частотных подканалов, производитс  коррекци  ЛЧХ. Дл  крайних каналов, дл  всоторьк отсутствуют соседние рабочие каналы, коррекци  производитс  либо ка основании анализа только одной пары каналов, либо на основании анализа крайних пилот-сигналов. Так как эти пилот-сигналы обычно располагаютс  па кра х полосы пропусканк    используютс  дл  коррекции сдвига частот в канале, то использование их дл  анализа информации в рфай; их рабочих подканалах не мен ет ни схему, ни алгоритм обработки амплитуд этих каналов. Предлагаемое устройство позвол ет уве. помехоустойчивость приема информации как по фазе, так и по амгтлитуде за счет повышени  точHocTiT г-;оррекпд-1И АЧХ канала.

Фиг.1

П1.

X

21

вых1

.К 6jfOf(y

Iff

П2

дых2 J

23

Фиё 2

Г

rzin

К ю/И

/J

/(

Фи&:Ъ

г1

г 26 1

f7

nu

I

фиг Л

dffO/fffJ

Фиг 5

Claims (1)

1. (59) ДЕМОДУЛЯТОР МНОГОЧАСТОТНЫХ СИГНАЛОВ С АМПЛИТУДНО-ФАЗОВОЙ МОДУЛЯЦИЕЙ, содержащий последовательно соединенные задающий генератор, синтезатор частот, коммутатор и первый перемножитель, аналого-цифровой преобразователь, последовательно соединенные усреднитель, блок кодирования и второй перемножитель, цоследовательно соединенные накопитель, ключ и вычислительный блок, выходы которого соединены с входами фазового и амплитудного демодуляторов, выходы которых являются выходами демодулятора, блок вычитания, отличающийся тем, что, с целью повышения помехоустойчивости за счет повышения точности коррекции амплитудно-частотной характеристики канала, в него введены два блока задержки, регулируемый усилитель, два анализатора информации и решающий блок, причем выход аналого-цифрового преобразователя через первый перемножитель соединен с другим входом второго перемножителя, выход которого соединен с входом накопителя, один выход вычислительного блока соединен с первым входом первого анализатора информации и входом первого блока за- g держки, выход которого соединен с вторым входом первого анализатора информации, первым входом второго анализатора информации, его вторым входом через второй блок задержки, входом блока вычитания ‘и первым входом регулируемого усилителя, второй вход которого соединен с выходом решающего блока, а выход - с входом усреднителя, выходы анализаторов информации и выход блока вычитания соединены с соответствующими входами решающего блока.