Изобретение относитс к измерению электрических величин, в частности к измерению элементов цепей с сосредоточенными посто нными, и может быт использовано дЛ быстродействующего автоматического контрол радиокомпонентов радиоэлектронных схем, собран ных на печатных платах в услови х массового производства. Известно устройство дл измерени сопротивлени резисторов, образующих замкнутую цепь, содержащее источник напр жени , подключенный че рез калиброванный резистор к входным зажимам дп подключени измер емого резистора, измерительный прибор, подключенный к этим же зажимам, повторитель сигнала, неинвертирующий вход которого подключен к этим же зажимам, повторитель сигнала, неинвертирующий вход которого подключен к входному зажиму, а выход - к узлу замкнутой цепи резисторов, несв занному с измер емым резистором t 3Равенство потенциалов между входом и выходом повторител позвол ет устранить шунтирующее вли ние резисторов замкнутой цепи на измер емый резистор и таким образом повысить точность проводимых измерений. Однако погрешность измерений, св занн с наличием сетевых помех, ,в данном устройстве не учитывает1с что приводит к невысокой точности измерений. Наиболее близким техническим решением к изобретению вл етс устройство дл измерений сопротивлени резисторов, образующих замкнутую цеп:ь, содержащее три входные клеммы, основной измерительный one рационный усилитель, вход которого через блок калиброванных резисторов подключен к выходу источника напр жени , вход и выход измерительного операционного усилител через коммуг татор соединены с первой и второй входными клеммами устройства, служащими дп подключени измер емого резистора, дополнительный операционный усилитель, блок регистрации, блок программ, соединенный через блок управлени с входом коммутатора, три выхода которого подключены соответственно к управл ющим входам источника напр жени , блока калиброванных резисторов и блока регистрации, блок резисторов, включенН между входом выходом дополнительного операцион372 ного усилител , вход которого соединен с блоком регистрации и через коммутатор с третьей входной клеммой устройства, служащей дл подключени узла замкнутой цепи резисторов , непосредственно несв занного с измер емым резистором, управл ющий вход блока резисторов подключен к четвертому выходу коммутатора t21. Однако известное устройство из-за наличи сетевых помех не обеспечивает необходимой точности измерений . Цель изобретени - повышение точности измерений. Поставленна цель достигаетс тем, что в устройство дл измерени сопротивлени резисторов, образующих замкнутую цепь, содержащее источник напр жени , выход которого через блок калиброванных резисторов подключен к входу измерительного операционного усилител , вход и выход которого через коммутатор соединены с первой и второй входными клеммами устройства, служащими дл подключени измер емого резистора , дополнительный операционный усилитель, блок регистрации, блок программ, выход которого через блок управлени соединен с входом коммутатора , три выхода которого соответственно подключены к управл юищм входам источника напр жени , блока калиброванных резисторов и блока регистрации , третью входную клемму устройства , служащую дл подключени узла замкнутой цепи резисторов, не св занного с измер емым резистором, введены трехканальный блок оперативной пам ти и три сумматора, причем входы всех трех каналов блока оперативной пам ти объединены и подключены к выходу измерительного операционного усилител , выходы первого и второго каналов блока оперативной пам ти подключены к входу первого сумматора, выходы второго и третьего каналов блока оперативной пам ти - к входу второго сумматора , а выходы первого и второго сумматоров - к входам третьего сумматора , выход которого подключен к блоку регистрации, управл к цие входы трехканального блока оперативной пам ти и сумматоров подключены соответственно к четвертому, п тому, шестому и седьмому выходам коммутагора , вход дополнительного операционного усилител соединен с первой входной клеммой устройства, выход через коммутатор соединен с третьей входной клеммой устройства . На фиг,1 представлена блок-схема устройства дп измерени сопротивлени резисторов, образующих замкнутую цепь; на фиг. 2 - временна диаграмма работы устройства. Устройство (фиг.1) содержит измерительный 1 и дополнительный 2 операционные усилители. Измерительный 1 операционный усилитель через блок 3 калиброванных резисторов под ключен к источнику 4 напр жени . Вход и выход измерительного 1 операционного усилител через коммутатор 5 подключены к первой 6 и вто рой 7 входным клеммам устройства, служащим дл подключени измер емого резистора. Вход дополнительного операционного усилител соединен с первой 6 входной клеммой, а выход через коммутатор 5 соединен с третьей 8 входной клеммой, служащей дл под ключени узла замкнутой цепи резисторов , не св занного с измер емым р зистором. К выходу измерительного .1 операционного усилител подключен трехканапьный блок 9 оперативной пам ти., выход первого и второго каналов которого подключен к входу первого сумматора 10, выход второго и третьего каналов - к входу вт рого сумматора 11, а выходы первого и второго сумматоров 10 и 11 подключены , к входу третьего сумматора 12. Выход третьего сумматора 12 подключен к входу блока 13 регистрации . Блок 14 программ через блок управлени соединен с входом комму татора 5, семь выходов которого со ответственно подключены к управл ю щим входам источника 4 напр жени блока 3 калиброванных резисторов, блока регистрации 13, трехканально блока 9 оперативной пам ти, сумматоров 10, 11 и 12. Объект измерени , представл ющий замкнутую цепь резисторов, обозначен позицией 16. Выходным блоком вл етс блок 13 регистрации. Устройство работает следующим образом. Блок 14 программ задает очередность проверки резисторов на контролируемой печатной плате. Сигналы управлени с блока 14 программ по374 ступают на вход блока 15 управлени , который управл ет очередностью работы каждого из блоков устройства. Сигналы управлени с блока 15 управлени с определенной очередностью nocTynajOT на коммутатор 5, который подключает измер еи11й резистор к входным клеммам 6 и 7 в цепь отрицательной обратной св зи измерительного 1 операционного усилител , калиброванный резистор из блока 3 калиброванных резисторов - к входу измерительного 1 операционного усилител . Цикл измерени состоит из п ти тактов (периодов) одинаковой длительности . . В первом такте сигнал управлени с коммутатора 5 запускает источник 4 калиброванного нап11) жени , который вырабатывает импульс напр жени и. На вход измерительного 1 операционного усилител через калиброванный резистор блока 3 поступает напр жение U и напр жение сетевой помехи U2 наводимой на соединительных лини х. Под воздействием этих составл юЕцих (и + и ) измерительный 1 операционный усилитель вьщает отклик и. и, - (и, -ю) где KX сопротивление измер емого резистора; R - сопротивление калиброванного резистора на входе измерительного операционного усилител ; и - напр жение на входе измерительного 1 операционного усилител , создаваемое источником 4 напр жени ; и - напр жение на входе измерительного 1 операционного усилител , создаваемое сетевой помехой . Напр жение U поступает в первый канал трехканального блока 9 оперативной пам ти и запоминаетс там. На этом первым такт заканчиваетс . Во втором такте сигнал запуска с блока 15 управлени на источник 4 напр жени не выдаетс . Напр жение Ц на выходе источника 4 напр жени равно нулю. Поэтому на входе измерительного I операциониого .усилител присутствует только напр жение , соответствующее сигналу S сетевой помехи. На выходе измерительного 1 операционного усилител образуетс отклик U4 U4 t (U,, сА), где U2 - напр жение сетевой помех первом такте измерений; c - приращение помехи, обусл ленное sin-характером помехи, во втором такте. Напр жение 04 поступает на вто канал трехканального блока 9 оперативной пам ти и запоминаетс та На этом второй такт заканчиваетс В третьем такте сигнал запуска на источник 4 напр жени оп ть.не подаетс (U 0), на входе измерительного 1 операционного усилит присутствует только напр жение по мехи (/ + ci, (U2 + 1 напр же кие сетевой помехи во втором такт с/ - приращение помехи в третьем такте). На выходе измерительного операционного усилител образуетс отклик Ug 5 - |- (Уг +dv. -К) Напр жение U поступает в трет канал трехканального блока 9 оперативной пам ти и запоминаетс 1там. В четвертом и п том тактах иде обработка полученной информации в сумматорах 10, 1 и 12. , В четвертом такте сумматоры 10 и 11 провод т операции Uj -114 , , результаты которых в п том также поступают на вход сумматора 12, который проводит следующую операцию: U6() - (4-0.) -М {и,-(.) . 76 Поскольку длительности тактов равны. ,f 2 Т а , фиг. 2) , то приращение помехи во втором такте можно прин ть равным приращению помехи в третьем такте (сГ с ) с точностью до ДсА (величины более высокого пор дка малости ) и (J х « - -« и р и . RK . Таким образом, вли ние помехи на измерение резистора устранено. Причем чем меньше длительность такта , тем с большей степенью точности выполн етс это равенство, тем меньше погрешность измерений. В п том такте напр жение U, пропорциональное величине сопротивлени измер емого резистора, фиксируетс в блоке 13 регистрации. На этом процесс измерени сопротивлени измер емого резистора заканчиваетс . Коммутатором 5 подключаетс к входным клеммам 6 .и 7 следующий резистор из замкнутой цепи. Процесс повтор етс . Дополнительный операционный усилитель 2,включенный по схеме повторител , создает одинаковые потенци .апы на первой и трет.ьей входных клеммах устройства ( клемм 1 6 и 8), обеспечива тем самым режим электрического разрыва в шунтирующей цепи из резисторов 16.2 (R...), 16.3 (R,. ), 16.4 (Кщ,). Таким образом, данное устройство позвол ет осуществить с более высокой точностью измерение сопротивлени Rj в замкнутой цепи исключив при этом шунтирующее вли ние замкнутой цепи на измер емый резистор и помехи, вызванные сетевыми наводками , а также проводить допусковой контроль резисторов, корректирующих дросселей, измер ть параметры полупроводнйкоа х переходов, контролировать отсутствие обрывов печатных проводников и коротких замыканий между ними.
PU8.S.