SU1119002A1 - Преобразователь параллельного кода в последовательный - Google Patents

Abstract

ПРЕОБРАЗОВАТЕЛЬ ПАРАЛЛЕЛЬНОГО КОДА В ПОСЛЕДОВАТЕЛЬНЫЙ, содержащий первый регистр сдвига, входы разр дов которого соединены с соответствующими входными шинами, первый генератор импульсов, выход которого соединен с входом сдвига первого регистра сдвига, депмфратор нул , первый вькод которого соединен с первым входом первого генератора импульсов, и коммзп-атор, о тлйчающийс   тем, что, с целью расширени  функциональных возможностей , в него введены счетчик, ;дешифратор, второй генератор импульсов и второй регистр сдвига, входы разр дов которого соединены с соответствующими входными шинами , а выходы - с входами дешифратора нул , первый выход которого подi ключен к первому управл ющему выходу преобразовател  и управл ющему входу дешифратора, а второй выход соединен с входом второго генератора импульсов, выход которого соединен с входом сдвига второго регистра сдвига и входом пр мого счета счетчика, вход обратного счета которого соединен с выходом первого генератора импульсов, при этом : выход переполнени  счетчика подключен к второму входу первого генератора импульсов и второму управл ющему выходу преобразовател , а выходы разр дов счетчика соединены с (Л входами дешифратора, выходы которого соединены с управл ющими входами коммутатора, информационные входы которого соединены с выходами разр дов первого регистра сдвига, кроме выхода младшего разр да, а выход коммутатора соединен с выходом преобразовател , кроме того, тановочные входы первого и второго О регистров сдвига, счетчика и дешифо кэ ратора подключены к установочному входу преобразовател .

Description

1 . Изобретение относитс  к импульс ной технике и может найти применение в системах передачи данных по цифровым каналам с преобразованием параллельного кода в последовательный . Известен преобразователь параллельного кода в последовательный, содержащий регистр сдвига, дешифратор нул , выходы которого соединены с выходами разр дов регистра сдвига, за исключением старшего, генератор импульсов, управл ющий вход которого соединен с выходом дешифратора нул , а выход генерато ра импульсов соединен с входом сдвига, выход старшего разр да регистра сдвига соединен с информационным выходом преобразовател  L Недостаток данного преобразоват л  состоит в невозможности преобра зовани  чисел с различными форматами (различным числом разр дов). Наиболее близким к изобретению  вл етс  преобразователь параллель ного кода в последовательный, содержащий первый регистр сдвига, входы разр дов которого соединены с соответствуннцими входными шинами первый генератор импульсов, выход которого соединен с входом сдвига первого регистра сдвига,, дешифратор нул , первый выход которого со динен с первым входом первого гене ратора импульсов, а входы с выхода ми разр дов регистра сдвига, и ком татор, выходы которого соединены с соответствующими разр дами регистр сдвига Г 2 3. Недостатками известного преобра зовател   вл ютс  сложность записи в регистр сдвига кода при изменени его формата (т.е. сложность совмещени  старшего разр да формата код с ti-ым разр дом регистра сдвига п изменении первого), необходимость предварительной информации о форма те преобразуемого кода. Цель изобретени  - расширение, функциональных возможностей преобразовател . Поставленна  цель достигаетс  тем, что в преобразователь параллел ного кода в последовательный, содержащий первый регистр сдвига, входы разр дов которого соединены с соответствующими входными шинами первый генератор импульсов, выход к 022 торого соединен с входом сдвига первого регистра сдвига, дешифратор нул , первьпЧ выход которого соединен с первым входом первого генератора импульсов, и коммутатор введены счетчик, дешифратор, второй генератор импульсов и второй регистр сдвига , входы разр дов которого соединены с соответствующими входными шинами, а выходы - с входами дешифратора нул , первый вьпсод которого подключен к первому управл ющему выходу преобразовател  и управл ющему входу дешифратора, а второй выход соединен с входом второго генератора импульсов, выход которого соединен с входом сдвига второго регистра сдвига и входом пр мого счета счетчика, вход обратного счета которого соединен с выходом первого генератора импульсов, при этом выход переполнени  счетчика подключен к второму входу первого генератора импульсов и второму управл ющему выходу преобразовател , а выходы разр дов счетчика соединены с входами дешифратора, выходы которого соединены с управл ющими входами коммутатора, информационные входы которого соединены с выходами разр дов первого регистра сдвига, кроме выхода младшего разр да, а выход коммутатора соединен с вькодом преобразовател , кроме того, установочные входы первого и второго регистров сдвига, счетчика и дешифратора подключены к установочному входу преобразовател . На чертеже приведена блок-схема преобразовател . Выходы разр дов счетчика 1 соединены с входами дешифратора 2, выхо- . ды которого соединены с управл ющими входами коммутатора 3. Информационные входы последнего соединены с выходами разр дов первого регистра 4 сдвига, кроме младшего разр да. Входы дешифратора 5 нул  соединены с выходами разр дов второго регистра 6 сдвига. Первьй вход первого генератора 7 импульсов и вход.втог рого генератора 8 импульсов соединены соответственно с первым и вторым выходами дешифратора 5 нул . Входы разр дов регистров 4 и 6 сдвига соединены с соответствующими входными шинами 9, выход коммутатора 3 соединен с выходом 10 преобразовате 3 л , первый выход дешифратора 5 нул  соединен с управл ющим входом дешифратора 2 и первым управл ющим выходом 11 преобразовател . Выход переполнени  счетчика 1 соединен с вторым входом первого генератора 7 импульсов и вторым управл ющим выходом 12 преобразовател . Установо ный вход 13 преобразовател  соедин с установочными входами счетчика 1 дешифратора 2 и регистров 4 и 6 сд га. Выходы первого и второго гене раторов 7 и 8 импульсов соединены с входами обратного и пр мого счета счетчика 1, соответственно, а также с входами сдвига первого и второго регистров А и 6 сдвига соответственно . Коммутатор 3 выполнен на логических элементах И и ИЛИ и осущест л ет коммутацию выхода одного из разр дов регистра 4 сдвига на выход 10 преобразовател  в соответст вии с кодом на выходе дешифратора 2. Преобразователь работает следую щим образом. Преобразуемый параллельный код вводитс  с входных шин 9 в разр ды первого 4 и второго регистров 6 сдвига. Разр ды преобразуемого код и разр ды первого и второго регист ров 4 и 6 сдвига совмещаютс  по пе вому (младшему) разр ду. При этом дешифратор 5 нул  снимает запрещающий потенциал с второго генератора 8 импульсов, так как содержимое разр дов второго регистра 6 сдвига не  вл етс  нулевым, на пер вом же генераторе 7 импульсов запр щающий потенциал с первого выхода дешифратора 5 нул  присутствует. Импульсы максимальной частоты с выхода второго генератора 8 импуль сов поступают на вход сдвига второго регистра 6 сдвига и на вход пр мого счета счетчика 1. Сдвиг пр должаетс  до .тех пор, пока все разр ды второго регистра 6 сдвига не обнул тс . С второго выхода дешифратора 5 нул ,на второй .генератор 8 импульсов подаетс  запрещающий потенциал, а с первого т 024 нератора 7 импульсов запрещающий потенциал снимаетс . В то же врем  по отрицательному перепаду напр жени  на первом выходе дешифратора 5 нул  происходит дешифраци  содержимого счетчика 1 дешифратором 2. Содержимое счетчика 1 соответствует формату преобразуемого кода, записанного в первьй регистр А сдвига. Коммутатор 3 производит коммутацию выхода одного из разр дов первого регистра 3 сдвига на выход 10 преобразовател  в соответствии с кодом на выходе дешифратора 2. С выхода первого reaei aтора 7 импульсов тактовые импульсы поступают на вход сдвига первого регистра 4 сдвига и на вход обратного счета счетчика 1. Сдвиг преобразуемого кода в первом регистре 4 сдвига продолжаетс  до тех пор, пока все разр ды счетчика 1 не обнул тс  . Это происходит тогда, когда весь записанный в первый регистр 4 сдвига параллельный код вьщаетс  с соответствующего разр да на выход 10 преобразовател . С выхода переполнени  счетчика 1 на первый генератор 7 импульсов подаетс  запрещающий потенциал и генератор 7 прекращает продвижение кода по первому регистру 4 сдвига. Отрицательный перепад напр жени  на выходе 11 характеризует начало преобразовани , а отрицательный перепад напр жени  на выходе 12 конец преобразовани . Это дает возможность зафиксировать начало и конец любой кодовой посылки на выходе 10. После каждого преобразовани  необходимо подать на вход 13 импуд}ьс начальной установки. Изобретение обеспечивает преобразование параллельного кода в последовательный без предварительной информации о формате первого, а также устран ет необходимость совмещени  старшего разр да формата кода с h-ым разр дом регистра сдвига при изменении формата кода, что расшир ет функциональные возможности устройства.

1.

« ЛЧЖ

/IV Л Ч&.

с.

L

/IV /14 . /bf

PIMJJ-IJM li

/IV ЛЧ « ф ДЬм

Claims (1)

1. ПРЕОБРАЗОВАТЕЛЬ ПАРАЛЛЕЛЬНОГО КОДА В ПОСЛЕДОВАТЕЛЬНЫЙ, содержащий первый регистр сдвига, входы разрядов которого соединены с соответствующими входными шинами, первый генератор импульсов, выход которого соединен с входом сдвига первого регистра сдвига, дешифратор нуля, первый выход которого соединен с первым входом первого генератора импульсов, и коммутатор, о тлйчающийс я тем, что, с целью расширения функциональных возможностей, в него введены счетчик, дешифратор, второй генератор импульсов и второй регистр сдвига, входы разрядов которого соединены с соответствующими входными шинами, а выходы - с входами дешифратора нуля, первый выход которого подI ключей к первому управляющему выходу преобразователя и управляющему входу дешифратора, а второй выход соединен с входом второго генератора импульсов, выход которого соединен с входом сдвига второго регистра сдвига и входом прямого счета счетчика, вход обратного счета которого соединен с выходом первого генератора импульсов, при этом выход переполнения счетчика подключен к второму входу первого генератора импульсов и второму управляющему выходу преобразователя, а выходы разрядов счетчика соединены с входами дешифратора, выходы которого соединены с управляющими входами коммутатора, информационные входы которого соединены с выходами разрядов первого регистра сдвига, кроме выхода младшего разряда, а выход коммутатора соединен с выходом преобразователя, кроме того, установочные входы первого и второго регистров сдвига, счетчика и дешифратора подключены к установочному входу преобразователя.

   SU „..1119002